SURGE オンラインイベント 中国 2025

ホーム > 会社情報 > SURGE > SURGE オンラインイベント 中国 2025

終了したイベント

SURGE オンラインイベント 中国 2025

中国 · 2025年1月17日（金） · 北京時間13:00–17:00 · オンラインイベント

アジェンダを見る

開催概要

2025年1月17日

日付

中国

地域

オンライン

開催形式

19

3つのトラックのセッション

このイベントについて

SURGE China 2025は、1月17日（金）の午後にオンラインで開催されました。4時間にわたり、19の講演が行われました。

SURGEは、Silvacoのツールを使用する方々が互いに学び続けられるよう、Silvacoが開催するカンファレンスです。今回は、Cienaによる量子輸送研究、TU Wienによるプラズマエッチング向け機械学習、SilTerra Malaysiaによるセルライブラリの特性評価を取り上げました。Silicon Creationsと粤芯半导体も登壇し、SilvacoからはTCAD、EDA、IPの最新情報を紹介しました。

トラック

  • 全体セッション · メイン会場
  • 半導体プロセスとデバイス · 半導体プロセス・デバイス分科会
  • IC設計 · IC設計分科会

アジェンダ

SURGE North America 2025の全20講演の録画は、Silvacoのサポートサイトに掲載されています。視聴するには、
同サイトにサインインするか、勤務先、大学、政府機関のメールアドレスを使って簡単なフォームにご記入ください。

メイン会場

会社の最新動向

Babak Taheri博士、Silvaco CEO兼取締役

録画を視聴

AIがEDAを新たな高みへ導く

Wally Rhines、Cornami 社長兼CEO、Silvaco取締役

録画を視聴

半導体プロセス・デバイス分科会

TCADの最新動向

Eric Guichard博士、Silvaco シニア・バイスプレジデント兼TCAD事業部ゼネラルマネージャー

Victory TCADシミュレーション製品の現状と、新しいデバイスの開発においてTCADが重要な役割を果たす理由を説明します。さらに、TCAD開発の今後の方向性を紹介します。

製品: TCAD

録画を視聴

量子輸送シミュレーションによるナノワイヤトランジスタの低温特性の研究

Sanam Moslemi-Tabrizi、Ciena アナログエンジニア

ナノスケールでは量子効果が支配的となり、古典的なシミュレーターではそれを捉えられません。そのため、Cienaのアナログチームは、提供されるモデルだけに頼らず、独自のデバイスモデルの構築を開始しました。Poisson-Schrödinger方程式を自己無撞着に解くVictory AtomisticがCienaの初期要件を満たし、その後、両社は協力して機能拡張を進めました。Cienaの5nmデバイスの室温でのシミュレーションは、実測データと同じ傾向を示しています。次の課題は量子ビット研究で、高コストの極低温測定をシミュレーションで代替することを目指しています。極低温・低バイアス条件での収束性は、現在も改善が進められています。

製品: Victory Atomistic

録画を視聴

マルチスケール・プラズマプロセスの統合と最適化に向けた機械学習

Lado Filipovic博士、TU Wien 准教授

プラズマエッチングでは、反応炉スケールのチャンバー条件と微細形状スケールのプロファイルを整合させることが課題です。Filipovic博士は、装置情報を反映した微細形状スケールのモデルと、機械学習によるサロゲートモデルを紹介します。サロゲートモデルは、実験データと、Hybrid Plasma Equipment Model（HPEM）などの装置シミュレーションから学習します。そのフラックス予測は十分に高速で、CMOSや新規デバイスに不可欠な高アスペクト比構造のリアルタイム最適化への道を開きます。これにより、ファブでの試行錯誤の回数を削減できます。

録画を視聴

TCADソフトウェアを用いた研究開発におけるプロセス・デバイス課題への対応

高沛雄博士、粤芯半导体 TCADシミュレーションマネージャー

録画を視聴

Fab Technology Co-OptimizationへのAI技術の適用

Christian Caillat博士、Silvaco TCADアプリケーション・エンジニア

ファブの最適化では通常、実際のウェーハを用いた実験計画法を適用しますが、1回の実験サイクルに数週間から数か月を要する場合があります。機械学習は別の方法を提供し、すでに生産現場で活用されています。それは、1つの製造工程を信頼できる精度でソフトウェア上にモデル化する方法です。FTCOは、ファブのデータとTCADデータから、このモデルをデジタルツインとして構築します。Caillat博士が具体的な事例を用いてFTCOフローを紹介します。

製品: FTCO

録画を視聴

パワーデバイスのSPICEモデリング：SiC DMOSパラメータ抽出手法の研究

Bogdan Tudor博士、Silvaco モデリング責任者

コンパクトモデル、Verilog-A、マクロモデルを用いて構築する、Si、GaN、SiCパワーデバイスのSPICEモデルを紹介します。講演の大半では、1つのSiC DMOSを対象に抽出手順を説明します。I-VデータとC-Vデータをフィッティングし、バイアス依存の容量を扱います。その後、動的挙動に合わせてモデルを調整し、動的な温度効果を再現します。

録画を視聴

パワーデバイスの物理設計に向けたEDAソリューション

Stefano Pettazzi、Silvaco アプリケーション・エンジニア

物理設計と検証は、ディスクリート・パワーデバイスが信頼性の高い動作を実現できるか、製造可能かを左右します。パワーデバイスのレイアウトには曲線形状が多く、一般的なDRCエンジンでは処理が難しい場合があります。本セッションでは、Expertによるレイアウト作成と、SmartDRCによる精度を維持した高速な曲線形状検証を紹介します。最後に、単一ベンダーのTCADとEDAをパワーデバイス開発で使用する方法を簡単に説明します。

録画を視聴

IC設計分科会

EDAとIPの最新動向

Ben Louie、Silvaco バイスプレジデント兼IP事業部ゼネラルマネージャー

Silvacoのアナログ・カスタム設計ツールの新機能と機能強化、およびEDA製品ラインの今後の展開を紹介します。

録画を視聴

Jivaro Proによる高度な寄生素子削減

Chung-Chun Chen、Silicon Creations アナログ設計ディレクター

製品: Jivaro Pro

録画を視聴

Visoを用いた高度な寄生素子の問題の調査・解析・解決

Carlos Berlitz、Silvaco アプリケーション・エンジニア

寄生素子は先端ノードの設計に大きな悪影響を及ぼす可能性があり、シミュレーションでその原因を追跡するには時間がかかります。VisoはRC寄生ネットワークを直接解析し、タイミング、クロストーク、ネット間のマッチングを推定するとともに、設計内の問題箇所を強調表示します。Carlos Berlitzが、高速回路を用いて、長時間のシミュレーションを繰り返すことなく解析する方法を実演します。

製品: Viso

録画を視聴

標準セルライブラリの特性評価における課題と改善

Siti Mariyam、SilTerra Malaysia シニアIPエンジニア

稼働中のファウンドリではプロセスが頻繁に変更され、そのたびにIPライブラリの再最適化と再検証が必要になります。SilTerraが、ライブラリ開発フローにおけるSilvacoツールの役割と、特性評価に要する時間の短縮方法を紹介します。

製品: Standard Cell

録画を視聴

先端FinFETプロセスにおける低電圧標準セルライブラリIPの設計

Fernando Carrion、Silvaco 研究開発エンジニア

低い電源電圧は、先端FinFETノードの標準セルの挙動を変化させます。面積、タイミング、電力、ばらつきのすべてに影響が及びます。Fernando Carrionは、まずこれらの影響を説明し、続いてFinFETノード向けのSilvaco低電圧ライブラリを紹介します。これらには、マルチビットおよびリテンション・フリップフロップ、トランジスタの積み重ね段数を抑えた高ファンインセル、Power Management Kit（PMK）が含まれます。複数のしきい値の選択肢により、設計に必要な性能と電力のバランスを設定できます。

製品: Standard Cell

録画を視聴

Cello FinFETによる先端ノードのセルライブラリ開発

Felipe Bortolon、Silvaco エンジニアリングマネージャー

Cello FinFETは、先端ノード向けセルライブラリの構築作業を削減します。Felipe Bortolonが、既存ライブラリの新しいノードへの移行と、CDLファイルからのGDSIIの自動生成という2つの用途を紹介します。

製品: Cello FinFET

録画を視聴

低電圧設計向けバンドギャップ基準回路

Ahmad S. Mazumder、Silvaco エンジニアリングディレクター

バンドギャップ基準回路は、電源、負荷、時間、温度、プロセスが変化しても、ほぼ一定の電圧を維持します。SilvacoはTSMC N3P 3nm FinFETで、0.45 Vの低電圧基準回路と0.92 Vの高電圧側の基準回路の2種類を設計しました。どちらも−45°Cから150°Cの範囲で変動を1%以内に抑えます。

録画を視聴

低電圧設計向けLDO

Shaikh A Shams、Silvaco アプリケーション・エンジニア

TSMC N3P 3nm FinFETで実装されたこのキャパシタレスLDOは、最大30 mAを供給します。1.2 V ±10%の入力に対し、出力を0.45 Vから0.9 Vまで50 mV刻みで設定できます。−40°Cから125°CのPVTコーナー全域で、PSRRは1 kHzで40 dB超、10 MHzで29 dB超を維持します。1 A/nsの負荷ステップに対し、アンダーシュートとオーバーシュートはいずれも18 mV未満に収まります。これらすべてを3,400 µm²未満の面積で実現しています。

録画を視聴

CAN-XL車載バスIPの紹介

Mauricio Brochi、Silvaco 車載IPディレクター

CANバスがCAN XLへと発展した経緯を紹介します。1986年の最初のCANプロトコルは、フレームを破壊せずにアービトレーションを行うことで、優先度の高い通信がバスを取得し、故障したノードが切り離される仕組みでした。2011年にはCAN FDが登場し、最大8 Mbpsと64バイトのペイロードを実現しました。CAN XLでは、これが20 Mbpsと2,048バイトに拡張されます。また、10BASE-T1などのEthernet規格とも接続し、現在ではソフトウェア定義車両も含む車載ネットワークに対応します。

 

製品: 車載IP

録画を視聴

SURGE North America 2025のテーマ

パワーデバイス

SiCのデジタルツインから、曲線を含むディスクリートデバイスのレイアウトのDRCまで

TCAD

Victory TCADの最新情報と、粤芯半导体のプロセス・デバイス研究開発（R&D）におけるTCADの活用

Standard Cell

SilTerraでのライブラリ特性評価、低電圧FinFETセル、Cello FinFET

FTCO

Fab Technology Co-OptimizationへのAIの適用

アナログ・カスタムIC

Jivaro Proによる寄生素子削減とVisoによる寄生素子解析

関連情報

SURGE

ユーザーカンファレンス、2026年のプログラム、全アーカイブ

SURGE 2026

米国、EMEA、日本、中国、2026年2月24日から3月19日

SURGE 2025、中国

2025年1月15日 · オンラインイベント

SURGE 2025, EMEA

2025年1月21日 · オンラインイベント

SURGE 2025、日本

2025年1月23日 · オンラインイベント

イベント

SISPAD、IEDMをはじめとするSilvacoが参加するイベント

ウェビナー

最近のテーマはUtmost IVのモデル抽出やプラズマチャンバーシミュレーションなど