Testimonials

ホーム > 製品とワークフロー > AIを活用した設計 > アナログ・カスタムIC設計 > Expert Expert：ミックスドシグナル・RF IC向け階層型アナログレイアウトエディタ 作図中に設計ルールを検証するアナログレイアウト。10 GBを超える設計も数分で開けます。 技術エキスパートに相談 ドキュメント Expertの機能 Expertは、アナログ、RF、ミックスドシグナル、デジタル設計向けのSilvacoの階層型ICレイアウトエディタです。任意の角度で作図できます。編集中に設計ルールを検証するため、間隔エラーはサインオフ時ではなく、まだポリゴンを移動できる段階で分かります。LinuxとWindowsで動作します。 主な機能 最もコストがかかるレイアウトエラーは、完成したように見えた後で発見されるものです。Expertは編集中にルールチェックと接続性チェックを実行します。 編集機能と処理容量 インターフェース、ホットキー、ツールバーをチームの作業方法に合わせて設定できます。繰り返す操作をスクリプト化し、プロジェクト全員でライブラリを共有できます。階層内でセルをその場で編集したり、展開したり、フラット化したデータを扱ったりでき、必要な数のウィンドウで作業できます。 数百万トランジスタ規模の設計も、一般的なワークステーションで高速に読み込み、パン、ズームできます。 インタラクティブ検証 DRC Assistは、各編集操作で有効にしたルールを検証します。違反を測定値とともに示すため、その場で修正できます。配線の作図中には、その配線の抵抗を表示します。 任意の形状をクリックすると、Node Probingが電気的に接続されたすべての要素を強調表示します。短絡箇所特定機能は、電源とグランド間の短絡を追跡します。エディタを離れずに、2つのレイアウトを比較し、SmartDRC/LVSのエラーを確認できます。 自動化 ネットリストからレイアウトを生成し、各バリエーションを手作業で作図する代わりに、JavaScriptまたはSilvacoのLISAスクリプト言語でパラメータ化セルを構築できます。 任意角度のルーラーにより非マンハッタン形状でも正確に測定でき、等抵抗配線はTFTとフラットパネルの配線に対応します。

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > Circuit Rubberband Circuit Rubberband：SmartSpiceによるリアルタイムの回路調整 モデルやデバイスのパラメータを変更し、波形の応答を確認できます。再実行を1回ずつ繰り返すことなく、1回の作業で値を決定できます。 技術エキスパートに相談 Circuit Rubberbandの機能 Circuit Rubberbandは、SmartSpiceのリアルタイム回路調整機能です。モデルパラメータとデバイスのインスタンスパラメータを任意に組み合わせて変更すると、シミュレーションを最初から再実行せずにSmartViewが波形を再描画します。SmartSpiceのインターフェースまたはGateway回路図エディタから操作できます。これにより、手探りの再実行を減らし、検証段階に持ち越す未解決事項も削減できます。 使用方法 この機能がない場合、回路のサイジングでは編集、シミュレーション、波形確認を繰り返す必要があります。 作業環境 SmartViewを並べて開き、使い慣れたGatewayまたはSmartSpiceのインターフェースでリアルタイムの回路調整を行います。デバイスとモデルのツリーをたどって目的の値に移動し、作業しながらデバッグできます。 変更するもの モデルパラメータ、デバイスのインスタンスパラメータ、またはそれぞれ複数のパラメータを同時に変更できます。回路では通常、帯域幅と利得のような目標に対して抵抗や容量を調整します。パワーデバイスでは、ゲート電荷、ミラープラトー、逆回復時間と逆回復電荷といった過渡パラメータを、時間ベースのデータにフィッティングします。 更新されるもの 各値を変更するたびに、SmartViewの波形が更新されます。目的の設定に達したら保存し、次の回路で再利用できます。SmartSpice Rubberbandの例では、フィルタ、アンプ、発振器、LC遅延線、過渡ノイズ、FFT、ジッタへの適用を紹介します。 連携先 必要な製品 SmartSpice。専用インターフェースまたはGatewayの回路図から起動します。

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > SmartSpice RadHard SmartSpice RadHard：放射線効果の回路シミュレーション 放射線試験で不合格になってからではなく、まだネットリストの段階で、回路が粒子入射や線量率パルスに耐えられるかを確認できます。 技術エキスパートに相談 ドキュメントを読む SmartSpice RadHardの機能 SmartSpice RadHardは、SmartSpiceに放射線効果の回路シミュレーションを追加します。1つの.RAD文で、過渡解析とDC解析にシングルイベント効果と線量率を導入できます。ネットリストはそのまま維持されます。放射線の物理は、追加のサブ回路ではなく、標準デバイスモデル自体にコンパイルして組み込まれます。そのため、アップセットは普段確認しているものと同じ波形に現れます。 主な機能 放射線解析 .RAD文を使用し、過渡解析またはDC解析で線量率やシングルイベント効果を指定します。この文で、デバイス、ノード、入射粒子の線エネルギー付与（LET）を指定します。同じ実行でシングルビットアップセットとマルチビットアップセットを解析できます。 モデル 線量率には修正版のWirthおよびRogersモデル、シングルイベントアップセットとマルチビットアップセットには修正版のMessengerモデルを使用します。いずれもお客様定義のモデルに置き換えられます。粒子入射で注入される電流パルスと、線量率パルスが生じさせる光電流の形状も設定できます。 ファウンドリとの互換性 バルクCMOS、SOI、バイポーラ、BiCMOSの各プロセスで、ファウンドリがすでに提供しているHSPICE、PSPICE、SmartSpiceのモデルを使用できます。RadHardは、アナログ、ミックスドシグナル、RF向けのSilvacoのPDKベース設計フローにも組み込まれています。 拡張 Verilog-Aオプションは、オープンなモデル開発環境とアナログのビヘイビアモデリング機能を提供します。標準モデルがまだ対応していない放射線効果を研究する場合も、カスタムモデルとシミュレータの仮定条件制御により、まずアイデアを試せます。 最適化 放射線耐性を目標に回路を最適化します。各耐性強化策が設計マージンに及ぼす負担を、達成すべきシステム仕様と照らし合わせて確認できます。

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > SmartView SmartView：回路シミュレーションの波形表示と解析 SmartSpiceからリアルタイムに送られる結果でも、数GBのHSPICE、Spectre PSF、FSDBファイルに保存された結果でも、描画した波形を測定できる波形ビューアです。 技術エキスパートに相談 ドキュメントを読む SmartView波形ビューアの機能 SmartViewは、計算中または実行完了後のシミュレーション結果を読み込み、グラフ、測定、後処理を1つのウィンドウにまとめます。アナログ、RF、デジタル、ミックスドシグナルの結果に対応します。複数の実行を同時に比較できるため、不合格のコーナーを合格したコーナーと対比して確認できます。SmartSpice、SmartSpice Pro、Gateway、デジタルシミュレータを含むSilvacoのフローに組み込まれており、HSPICEやSpectreが出力したファイルも開けます。 最初のプロットから最終測定まで ほとんどの操作はマウスで行えます。手動で行う操作は、すべてスクリプト化できます。 インターフェース カスタマイズ可能なツールバー、ドラッグ＆ドロップ、結果データの階層ブラウザを備えています。環境設定とレイアウトはユーザーが設定できます。 操作中にインターフェースから内蔵JavaScriptインタープリタへコマンドを送信したり、同じ手順をスクリプト化して複数の結果をバッチ処理したりできます。 グラフ 直交座標、ヒストグラム、極座標、スミス、デジタルの各グラフに対応し、RF向けにYおよびZスミスチャートとコンスタレーション図を提供します。 共通のX軸上にトレースを積み重ねたり、グラフを横、縦、タイル、パレット形式で配置したりできます。 マーカーとプローブ AB、データ、三角形、断面、Xの各マーカーに加え、プローブと傾きツールを提供します。 マーカーは選択したトレースにスナップし、グラフ間でマウスに追従するため、プロットから離れずに値を読み取り、注釈を付けられます。 測定 単独測定：平均、微分、RMS、最小、最大。

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > SmartSpice Pro SmartSpice Pro：SRAMとディスプレイ設計向けのFastSPICEシミュレーション 数百万個の素子を含むメモリアレイやTFTディスプレイパネルの過渡シミュレーション。SmartSpiceですでに使用しているHSPICEおよびSpectreのモデルを用いて、SPICEに近い精度の結果を得られます。 技術エキスパートに相談 ドキュメントを読む フルSPICEでは完了できない回路向けのFastSPICEシミュレータ 数百万素子規模のSRAMアレイやTFTディスプレイパネルは、フルSPICEの実用範囲を超え、必要な時点までに過渡解析が完了しないことがあります。SmartSpice Proは、そうした設計向けのFastSPICEシミュレータです。高速SPICEの分割手法と従来のSPICEアルゴリズムを組み合わせ、SPICEに近い精度を維持します。SmartSpiceと統合されているため、信頼している既存のモデルでDC動作点と過渡解析を実行できます。 数百万素子の実行を完了する仕組み 高速な結果に価値があるのは、それを得るために何が行われたかを把握し、必要なブロックで精度を再び高められる場合です。 手法 マルチレートのイベント駆動過渡シミュレーションを使用します。アクティブなパーティションと非アクティブなパーティションがイベントを介して通信するため、動作の少ない部分を、動作の多い部分と同じ頻度で解く必要がありません。 内部では適応タイムステップ制御と離散時間グリッドマッピングを使用し、精度が必要な箇所では従来のSPICEアルゴリズムを維持します。 パーティショニング MOSのチャネルで接続された構成要素からパーティションを形成します。電源ブロックを自動検出し、フローティング容量による結合とフィードバックループを専用の方法で処理します。線形RCLクラスタを特定してその特性を活用し、他のパーティションと同じように解くことを避けます。 アクティビティ、レイテンシ、結合、精度をパーティションごとに制御することも、複合オプションセットで実行全体を一度に調整することもできます。 モデル 解析式に基づくFinFET、BSIM3v3、BSIM4、BSIMSOI、TFT、HiSIM、PSPの各モデルに加え、BSIM3v3およびBSIM4のルックアップテーブルに対応します。デバイスモデルはHSPICEおよびSpectreと互換性があります。 ビヘイビアブロック用のVerilog-Aと、TSMCのTMIモデリングインターフェースにも対応します。 解析

ホーム > 製品とワークフロー > AIを活用した設計 > アナログ・カスタムIC設計 アナログ・カスタムIC設計 SilvacoのアナログIC設計ツールは、最初の回路図からレイアウト、DRCとLVS、寄生素子抽出、ばらつき解析を経てサインオフまで、1つのフローで回路開発を支援します。 技術エキスパートに相談 ダウンロードとドキュメント アナログIC設計でテープアウト前に確認すべきこと アナログIC設計は、今もトランジスタを1つずつ設計する作業です。各デバイスのサイズと配置を決め、各配線を引き、レイアウトと回路図が同じ回路であることを継続して検証します。 手作業が残るのは、デジタルフローでは抽象化される要素がアナログIC設計では重要だからです。トランジスタのマッチング、すべての配線、アナログレイアウトが加える抵抗と容量が影響します。バンドギャップリファレンスやPLLは、回路図シミュレーションでは良好でも、抽出した寄生成分を組み込むと仕様を満たさないことがあります。 そのため、テープアウト前には、レイアウトをファウンドリのルール（DRC）および回路図（LVS）と照合します。寄生成分を抽出してシミュレーションし、さらにプロセスばらつき全体で設計を評価して歩留まりを確認します。レビューで見つかった不一致はレイアウト修正で済みますが、シリコンで見つかると再試作が必要です。SilvacoはGateway、Expert、SmartDRC/LVS、Hipex、Jivaro Pro、Viso、PEX Certify、VarManに加え、回路シミュレーション分野のSmartSpiceとSmartViewでこれらの検証をカバーします。 5回の受け渡しを、1つのフローに 回路図、レイアウト、検証、抽出は相互のデータを扱うよう構築されているため、不一致は原因となった段階で明らかになります。3段階後に発見して原因をさかのぼる必要はありません。 01 Gateway 後続のすべての検証で比較基準となる回路図を入力 02 Expert マスクの基となるレイアウトを作成 03 SmartDRC/LVS ルール違反とレイアウト・回路図間の不一致を検出 04 Hipex

ホーム > 製品とワークフロー > AIを活用した製造 > リソグラフィ > Process Proximity Compensation Process Proximity Compensation：生成時点で正しさを確保するOPCとマスクパターン合成 お使いのプロセスで各エッジが実際にどのように移動するかに基づいて計算し、事前にシミュレーションで検証することで、描画したレイアウトどおりに転写できるマスクを得られます。 技術専門家に相談 ダウンロードとドキュメント 描いたマスクと転写されるパターンは一致しません SilvacoのProcess Proximity Compensation（PPC）は、第3世代の計算リソグラフィスイートであり、生成時点で正しさを確保するOPCを基本としています。光学系、エッチング、マスクは、それぞれ転写エッジを目標からずらします。PPCはこの3つをモデル化し、それらを組み合わせたずれを相殺するマスクを計算します。マスクの処理期間を延ばさず、OPCチームの人数も増やさずに、より厳しい寸法精度を維持することが求められるため、ノードが進むごとに難しさが増します。Silvacoは2025年3月に、PPCとその開発エンジニアチームをCadenceから取得しました。 プロセスデータから検証済みマスクまでの5段階 段階1 モデル校正 お客様のプロセスの測定データにモデルをフィッティングします。 ツール：PPC 段階2 予測モデリングと逆解析 目標形状からマスクへと逆解析できる、物理ベースの予測プロセスモデル（PPM）。 ツール：PPC

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション > SmartSpice SmartSpice：既存のSPICEネットリストを使用できる並列回路シミュレータ アナログ、ミックスドシグナル、メモリ、カスタムデジタル回路に完全なSPICE精度を提供します。HSPICE®およびSpectre®と互換性があるため、すでに信頼して使用しているデッキとファウンドリモデルをそのまま移行できます。 技術エキスパートに相談 SmartSpiceのドキュメントを読む SmartSpiceの機能 SmartSpiceは、トランジスタレベルの回路設計向けのSilvacoの並列SPICEシミュレータです。HSPICEまたはSpectre用に記述されたSPICEネットリストを直接読み込みます。従来のPSPICEやBerkeley SPICEのファイルも使用できます。ある手法で回路が収束しない場合、SmartSpiceは初期条件を調べ、別のソルバーやステッピングアルゴリズムに切り替えます。その間も精度を維持します。 主な機能 シミュレーションエンジン SmartSpiceは、事前ではなく実行中にソルバー、ステッピングアルゴリズム、計算手法を選択します。800万個を超える能動デバイスに対応します。 1台のマシンでマルチスレッド実行することも、ネットワーク上のCPUに分散することもできます。大規模な過渡解析では、HPPモードが回路をパーティションに分割し、プレレイアウト、ポストレイアウトのいずれでも複数のコアで並列に解きます。 最適化 目標を設定すると、SmartSpiceがパラメータを調整します。性能指標の最適化では、トリップ点、遅延、電流制限、立ち上がり時間、立ち下がり時間など、.MEASURE文で計算できるあらゆる値を調整できます。複数の目標を同時に扱えます。 関数曲線の最適化は、曲線全体を対象とします。DC、AC、過渡の結果を、TCADシミュレーションや測定から得た目標にフィッティングします。定常状態、周波数領域、時間領域を問わず、解析の種類による制約はありません。対話的な表示で最適化の進行を確認できます。 Verilog-A 必要なモデルがまだ存在しなければ、自分で記述できます。SmartSpiceはVerilog-AMS 2.3.1のすべてのアナログ機能に対応し、シミュレータ内でモデルをデバッグできます。小信号源とノイズ源には、ガウス、指数、ポアソン、カイ二乗、スチューデントのt、アーランの各分布を使用できます。アナログ演算子は、時間積分、微分、偏微分から、transition、slew、ラプラス変換、Z変換まで対応します。 ビヘイビアモデルを用いてPLL、VCO、データコンバータのアーキテクチャをトップダウンで検証し、トランジスタが実装されたら各ブロックをボトムアップで検証できます。シグマデルタコンバータをはじめ、ミックスドシグナル設計内のデジタルブロックも同じ方法で記述できます。完成したモデルをコンパイルして暗号化すれば、ソースを渡さずにお客様へ提供できます。 Rubberband モデルやデバイスのインスタンスパラメータを単独または複数同時に調整し、回路の応答を即座に確認できます。SmartSpiceまたはGatewayの回路図から実行します。 初期サイジングを、再実行の繰り返しではなく対話的な作業として進められます。設定を保存できるため、次のブロックは前の設定を引き継いで開始できます。Circuit

ホーム > 製品とワークフロー > AIを活用した設計 > 回路シミュレーション 回路シミュレーションとSPICEシミュレーション アナログ、ミックスドシグナル、メモリ、ディスプレイ回路向けのSPICEシミュレーションソフトウェア。設計に必要な箇所では完全なトランジスタレベルの精度を提供し、その規模では対応が難しい回路にはFastSPICEを使用します。 技術エキスパートに相談 ダウンロードとドキュメント SPICEシミュレーションの役割 SPICEシミュレータが計算するもの ネットリストと各デバイスのコンパクトモデルをSPICEシミュレータに入力します。モデルは通常、ファウンドリのPDKから取得します。シミュレータは、バイアス点、周波数範囲、または時間の各ステップで、すべてのノードの電圧とすべての分岐の電流を求めます。結果は波形として得られ、その波形に基づいて設計を評価します。 トランジスタレベルの精度が重要な理由 デジタルゲートは遅延として抽象化できますが、バンドギャップ回路、PLL、データコンバータでは同じことはできません。これらの合否は、トランジスタに存在するオフセット、ノイズ、バイアス電流によって決まります。そのため、アナログのサインオフは今もSPICEシミュレーションで行われ、入力するモデルはソルバーと同じくらい重要です。 規模が大きくなると何が変わるか SRAMアレイやディスプレイパネルには数百万個のデバイスがあり、すべてを各タイムステップで解くのは現実的ではなくなります。そのため、処理を複数のコアに分散するか、回路を分割し、動作が少ない部分の計算間隔を粗くします。前者にはSmartSpice、後者にはSmartSpice Proが対応します。 直面している課題に応じてツールを選択 SmartSpice 完全なトランジスタレベルの結果がサインオフを左右する回路向けの並列SPICEシミュレータ。HSPICEおよびSpectreのデッキを実行できます。 SmartSpice回路シミュレータ SmartSpice Pro 数百万個のデバイスを含むSRAMやTFTディスプレイ回路向けのFastSPICE。各デバイスを完全に解くことよりも処理容量を重視する場合に適しています。 SmartSpice Pro FastSPICE SmartView

ホーム > 製品とワークフロー > AIを活用した製造 > フォトニクス > XSim XSim Photonics：電磁場およびフォトニクスデバイスのシミュレーション 光とRFエネルギーが導波路、共振器、カプラ、アンテナをどのように伝搬するかを確認し、マスク作成前に各設計案を検証できます。 技術専門家に相談 ダウンロードとドキュメント XSim Photonicsの役割 XSim Photonicsは、フォトニクスおよびRFデバイス向けの電磁場ソルバです。導波路などのフォトニック集積回路部品からアンテナアレイまで、x86 CPUまたはNVIDIA GPUで解析します。形状と材料を入力すると、Sパラメータと遠方界の結果を取得できます。これらの数値により、部品を描画した形状のままテープアウトできるか判断します。 機能 計算機能 計算機能広帯域または単色の波源による、等間隔または可変間隔のグリッド解析。形状適合型の導体、分散誘電体、抵抗性材料により、曲面や損失のある構造を描画した形状のままモデル化します。位相シフト周期境界、断熱吸収境界、入力・出力ポート、全電場／散乱電場の波源により、周期構造、開放領域、ポート励振の問題に対応します。 ワークフローと設定 1つのインターフェースで設定から可視化まで行え、すべての手順をスクリプト化できます。GDS、STEP、STLの形状をインポートするか、Composer 3D形状ビルダで構築します。材料はライブラリから選択するか、独自に定義できます。モードソルバで入力する導波モードを設定し、データが必要な位置にモニタを配置します。 計算プラットフォーム x86 CPUとNVIDIA GPUで動作し、1台で不足する場合は、いずれにも計算を分散できます。Windows、Linux、Macに対応し、ノートPCからスーパーコンピュータまで、またTech-X

ホーム > 製品とワークフロー > AIを活用した製造 > プラズマ > VSim Plasma VSim Plasma：プラズマプロセス向けParticle-in-Cellシミュレーション ハードウェアがまだ図面の段階で、ソフトウェア上でチャンバ形状や駆動波形を変更し、ウェハに到達するイオンのエネルギーと入射角を確認できます。 技術専門家に相談 ダウンロードとドキュメント VSim Plasmaでできること VSim Plasmaは、プロセスチャンバ内の放電を対象とするParticle-in-Cellプラズマシミュレーションソフトウェアです。各荷電種は、動作圧力の背景ガス中を粒子として移動します。FDTDソルバーがこれらの粒子によって生じる電磁場を計算し、粒子間の衝突と反応によって、最終的にウェハに到達するものが決まります。異なるチャンバや化学反応系を試す際も、装置を作り直す代わりにシミュレーションを再実行するだけで済みます。 機能 数値計算法 運動論的に扱う粒子種はParticle-in-Cell法で移動させ、各ステップでFDTDにより周囲の場を解きます。モンテカルロ衝突法とDSMCがプラズマの化学反応を扱います。運動論的な詳細が不要な領域では、荷電流体を有限体積法で扱うオプションに切り替え、重要な部分に計算資源を集中できます。 衝突と反応 電子、イオン、中性粒子間の弾性散乱、励起、電離によって電子分布の形状が決まります。実際のプロセスプラズマでは、その分布が熱平衡分布になることはまれです。反応セットには、スパッタリング、電荷交換、励起状態の減衰、三体再結合に加え、衝突、電界、電子による3つの電離過程が含まれます。 形状と境界 カットセルアルゴリズムは、曲面の壁やフォーカスリングを階段状に近似せず、実際の輪郭に沿って扱います。複数の次元設定で導体材料と誘電体材料を設定し、各境界における粒子の挙動を、吸収、反射、周期的な再流入、または流束の部分的な透過から選択できます。 計算規模 ノートPCから高性能並列計算機まで対応します。このコードには、国立研究所のスーパーコンピュータでの実行実績があります。 1つのエンジンに2つのパッケージ VSimPD

ホーム > ソリューション > FTCO > Victory Visual Victory Visual 完全な3Dデバイス構造から、そこから抽出する1D曲線まで、Silvaco TCADの結果を対話的に可視化します。 技術専門家に相談 ドキュメントを見る Victory Visualの機能 Silvaco TCADシミュレーションが出力するすべての結果をVictory Visualで開けます。完全な3D構造、そこから切り出した2D断面、および途中で抽出した1D曲線を1つのウィンドウで表示できるため、デバイス全体から単一の断面へ移る際にツールを切り替える必要がありません。サードパーティのビューアにエクスポートせずに、シミュレーションしたデバイスを直接確認できます。 すべてのシミュレータに共通のインターフェース プロセス、デバイス、メッシュ生成、原子レベル解析、抽出を、すべて同じ場所から実行します。エンジンごとに別のフロントエンドを習得する必要はなく、3つのエンジンをまたぐフローも、1つのウィンドウ内の1つのデッキで扱えます。 編集だけでなくデバッグも シミュレーションコードの実行中にデバッグと可視化を行えます。ヘルプをすぐに参照でき、ディレクトリを探さずにクリックで結果を開けます。数時間かかるデッキでは、構造の形成過程を確認できることが、1回の実行で済むか3回必要になるかの違いにつながります。 実行時のスクリプト処理 変数、ループ、if/else文、ファイル制御コマンドを実行時にカスタマイズできます。これによりデッキをプログラムとして機能させられます。また、一部で現在もInteractive Toolsと呼ばれるこのスイートが、ほかのSilvaco製品ページで実行環境として紹介されている理由でもあります。 スイートを構成する4つのツール 4つのアプリケーションにはそれぞれアンカーがあり、直接アクセスできます。3つの機能をここで紹介し、4つ目には専用ページを用意しています。 DeckBuild —