D-PHY TX+
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > テスト機能 > D-PHY TX+
Mixel D-PHY TX+：フルスピードループバックテスト機能を備えたD-PHYトランスミッタ
D-PHY TX+は、MixelのMIPI D-PHYトランスミッタに専用レシーバを組み合わせています。SoCがカメラやディスプレイへのリンクを駆動する際、テスタ上でも実際の使用環境でも、送信側の動作をフルスピードで検証できます。
後付けではなく、PHYに組み込まれたテスト機能
受信側を設計していますか？D-PHY RX+は、同じフルスピードテスト機能をレシーバに内蔵しています。
機能
TX+は、自身の高速出力をPHY内部のレシーバに戻し、最大データレートで検査します。この経路はシリアルピンから分離されているため、基板上の部品が結果に影響することはありません。テスタでIP全体をテストし、チップがシステム内で動作し始めた後にも再度テストできます。車載および医療分野では、MIPIリンクにこのような機能を求めるケースが増えています。Mixelは、ハードマクロのカバレッジが100%であると報告しています。そのため、チップを組み込む基板を製作する前に、初回シリコンで送信側の動作を確認できます。
削減できるもの
標準的なD-PHYでは、フルスピードテストにUniversal構成が必要です。製品出荷後には使用しない高速レシーバと低消費電力レシーバのために面積を費やすことになります。Mixelの数値によると、TX+はUniversalより面積を約30%、リーク電力を約40%削減しながら、同じテストを実現します。高速ピンの容量性負荷も軽減されるため、さらに高いデータレートに対応する余裕が生まれます。
追加コスト
通常のD-PHYトランスミッタに比べて、面積は約10%増加します。これはレシーバの分です。Mixelは、テスタに関する削減効果の数値を提示していません。お使いのテストフローについてIPの専門家に相談し、具体的なケースで検討してください。
D-PHY TX+製品
現在、MIPI D-PHY、C-PHY/D-PHY
コンボ、LVDS/D-PHYコンボの3規格にわたり、16種類の製品がD-PHY TX+を搭載しています。ファウンデリ、ノード、規格、プロトコルで適切な製品を検索できます。
LはD-PHYのデータレーン、TはC-PHYのトリオ、CHはLVDSのチャネルを示します。速度はレーン、トリオ、チャネルあたりの値です。すべてのTX+製品名の「+」は、
フルスピード内部ループバックテスト機能を示します。お使いのプロセスが見つかりませんか？IPの専門家にご相談ください
送信側テストの面積増加が価値を持つ用途
D-PHYトランスミッタの量産テスト
新しいチップの立ち上げ時に、システム内部でリンクを診断
シリコンの立ち上げ
22FDX+製品には、製品番号20X371Aの車載グレードも掲載されています。
外部テスタからインターフェースにアクセスできない設計
ループバックがPHY内部にあるため、ピンにプローブを当てずにトランスミッタを検査できます。
実績とリソース
テスト機能に面積を割り当てる前に、数値を確認しておきたいはずです。MixelのD-PHY IPをすでに製品に組み込んだお客様の事例もご紹介します。
16
TSMC、GlobalFoundries、Samsung、STのD-PHY TX+製品
約30% · 約40%
D-PHY Universalと比較した面積とリーク電力の削減率
~10%
通常のD-PHY TXと比較した面積の増加率
100%
Mixelによるハードマクロブロックのテストカバレッジ
お客様 · Mixel MIPI D-PHY IP
2026年夏
indie
indieは車載レーダープロセッサとMMICを設計しています。MixelはASIL-B対応のMIPI D-PHY CSI-2トランスミッタおよびレシーバIPを供給しました。機能安全関連の成果物、安全マニュアル、MIPI D-PHY適合性テストスイートに基づくキャラクタライゼーションが付属していました。
「レーダーポートフォリオをさらに拡充し、効率的で拡張性のあるADASアーキテクチャを実現するため、厳格な車載要件に対応できるMIPI IPプロバイダが必要でした。Mixelとの長年のパートナーシップと同社の豊富な車載分野の経験から、Mixelの能力と信頼性を全面的に信頼していました。今後も協力を続けられることを楽しみにしています。」
Peter Gulden、レーダーシステム・ソフトウェア担当EVP、indie
カタログ · PDF
2026年夏
Silvaco PRO IPカタログ
Mixelの量産対応PHYとSilvacoのその他のPRO IPポートフォリオを、1つの資料でご覧いただけます。
技術詳細 · mixel.com
2026年夏
Mixel D-PHY TX+
設計チームが、TX+とUniversalおよび通常のTX構成を比較して説明します。
技術詳細 · mixel.com
2026年夏
Mixel IPのテスト機能サポート
TX+とRX+の比較、および立ち上げ用のMixel MIPI FPGA Platform。
カタログ · PDF
2026年夏
Mixel MIPI PHY IPをPRO IPとして提供開始
D-PHYとC-PHYは、TX、RX、TX+、RX+、Universalの各実装で提供されます。
お使いのノードに適したTX+製品は？
ファウンデリ、ノード、リンクのどちら側を駆動するかをIPの専門家にお知らせください。
適切なD-PHY TX+製品と、お使いのフローでループバックがカバーする範囲をご案内します。
ライセンスについても併せてご相談ください。ライセンスには初年度のサポートが
含まれており、PHYを設計したエンジニアが対応します。
D-PHY TX+に関する質問
D-PHY TX+とは何ですか？
D-PHY TX+は、CSI-2、DSI、DSI-2アプリケーション向けに開発された、Mixel独自のMIPI D-PHYトランスミッタです。PHY内部のトランスミッタの隣にレシーバを配置しています。これにより、量産時にフルスピードループバックテストを実行し、完成した製品の内部でも再度実行できます。MixelはSilvacoの一員です。
フルスピード内部ループバックとは何ですか？
現在のフローをどこまで維持したいかによります。Expertは既存のVirtuosoテクノロジーファイルのデータをインポートし、OpenAccessを双方向に扱い、サインオフDRCをCalibre RealTimeに引き渡します。お客様自身のレイヤーで、自社のブロックを1つ使用することが、公正な評価方法です。
テスト機能によって量産テストで何を削減できますか？
はい。ツールを1つずつライセンス利用でき、更新とサポートも含まれます。期間ライセンスはツールごとに1年、2年、3年で提供され、サーバーからネットワーク全体で共有できます。価格は公開していないため、まずチームに必要な1つのツールについてお問い合わせください。
面積や電力は増えますか？
はい。Cadence、Siemens EDA、SynopsysはいずれもSilvacoのEDAパートナーです。SmartSpiceはHSPICEとSpectreのデッキをそのまま扱い、ExpertはGDSII、OASIS、LEF/DEF、OpenAccessでレイアウトを受け渡します。Jivaro Proは、任意の抽出ツールによるDSPF、SPEF、Calibre Viewの寄生成分を削減します。
どの製品にTX+が含まれていますか？
2つのグループがあり、そのうち1つはMixelのMIPIチームが1998年から開発しています。Mixel PHY IPはMIPI D-PHY、C-PHY、CSI-2、DSIをカバーし、9つのファウンドリ、12のノードでシリコン実証済みです。基盤IPとシステムIPには、スタンダードセル、SRAM、ROM、レジスタファイルのコンパイラ、およびAMBA、I3C、車載ブロックが含まれます。
どのファウンドリとノードで利用できますか？
Silvacoは、ams AG、GlobalFoundries、ON Semiconductor、TSMC、Tower Semiconductor、UMC、X-FABの7つのファウンドリと提携しています。対応状況はプロセスノードによって異なり、公開PDK一覧にはその一例が掲載されています。対象ノードが掲載されていない場合は、評価を計画する前にお問い合わせください。
関連情報
D-PHY RX+
同じフルスピードループバックテスト機能を受信側に内蔵。
テスタビリティ
Mixelの送信側と受信側の両テスト構成を1つのファミリに集約。
MIPI D-PHY
TX+を含むMixelのすべてのD-PHY製品。
C-PHY/D-PHY Combo
どちらの規格にも対応する1つのPHYで、独自のTX+製品を8種類提供。