ホーム > 製品とワークフロー > AIを活用した設計 > アナログ・カスタムIC設計 > VarMan

VarMan:アナログ、ライブラリ、メモリ向けの統計的ばらつき・歩留まり解析

モンテカルロ法と同等の精度の結果を最大30倍高速に取得し、シリコンで判明する前に、プロセスばらつきに対する回路の動作を把握できます。

VarManの機能

設計が典型的なコーナーで合格しても、実際のシリコンでは目標歩留まりを達成できない場合があります。テープアウト後に判明すれば、再製造の費用が発生します。VarManはアナログ、ライブラリ、メモリ設計のばらつき・歩留まり解析を実行し、設計を変更できる段階で問題を明らかにします。総当たりのモンテカルロ法では、結果を得るために数百万回から数十億回の実行が必要になることがあります。メモリのビットセルでは7シグマ以上までの確認が必要な場合があります。VarManは、機械学習と統計的サンプリングによってシミュレーションすべきケースを選び、最大30倍高速に結果を得ます。

主な機能

先端ノードのFinFETおよびFDSOI技術で検証された7種類の解析を提供します。
利用可能な解析は、VarMan Analog、VarMan Library、
VarMan Memoryの各エディションによって異なります。MemoryにはXMAオプションを追加できます。

高速モンテカルロ

従来のモンテカルロ法を全面的に実行した場合と同等の結果を、最大30倍の速度で得られます。精度の目標はユーザーが設定します。

28 nmバルクCMOS VCOでは、要求された50,000回のモンテカルロ実行を、587回のVarMan実行で代替しました。

高シグマ解析

性能限界:必要なシグマ値を指定すると、その歩留まりで維持できる性能限界が得られます。設計に複数の故障領域がある場合も、少ないシミュレーション回数で解析できます。

歩留まり推定:性能限界を設定すると、少ない実行回数で4~6シグマ以上までの歩留まりが得られます。各パラメトリック不良の原因となるプロセス条件も確認できます。

High Sigma Spread:1回の操作で、低シグマから高シグマまでセルの歩留まりをマッピングします。分布全体に基づいて、消費電力、性能、面積のトレードオフを判断できます。先端ノードで生じる非線形・非ガウス分布でも精度を維持します。

探索とコーナー

Variability eXplorer:シミュレーションの予算を設定すると、3シグマから高シグマまで、設計の余裕が失われる領域を検出します。さらに、その原因となるコーナーとパラメータを特定します。

真のコーナー抽出:可能なすべてのPVTの組み合わせから、所定の歩留まりを達成できるかを決める少数の統計的コーナーを特定します。そのコーナーだけをシミュレーションし、残りは省略できます。

感度

局所ばらつき解析:少ない実行回数で、局所ばらつきの影響を最も強く受けるトランジスタを示します。非常に多くのパラメータにも対応します。これらのトランジスタがホットスポットとなります。

連携

現在のシミュレータをそのまま使用できます。VarManは、任意の基準SPICEシミュレータと設計環境、およびサードパーティー製または独自のトランジスタレベルシミュレータに対応します。結果と波形は、すでに使用している基準ビューアで開けます。GUIは読み込みと解析を行うモデルに従い、シミュレーションマネージャーがLSF、SGE、OGE、Slurmの各クラスタにジョブを分散します。

ユーティリティ:VarMan Benchは、温度、サブ回路、パラメータ値を1つのバッチでスイープします。DK Qualifierは設計キットのサポートに対応します。Calculatorは、シグマレベルを信頼区間付きの等価モンテカルロ実行回数に変換します。

連携先

Visoは2つの段階で寄生成分を確認します。まだレイアウトがLVSクリーンに達していない段階の
初期抽出と、シミュレーション前のサインオフ抽出です。

入力

設計、そのモデルセット、基準SPICEシミュレータ。サードパーティーのツールでも、SilvacoのSmartSpiceでも使用できます

出力・連携

歩留まり値、その原因となる不良サンプル、および波形。

VarMan XMAオプション:メモリ全体の歩留まりを解析します

基準ビューア:結果と波形を開いて確認します

用途

アナログ設計

設計スケジュールに組み込める速度で、アナログセルの統計解析を実行します。

RF設計

AMSおよびRF ICにも、同じ高速モンテカルロ解析を適用できます。

標準セルおよびIOのキャラクタライゼーション

3シグマのプロセスコーナーと、標準セルライブラリ全体の統計的検証。

メモリおよびビットセルの歩留まり

7シグマを超えるビットセル歩留まりと、XMAオプションによるメモリ全体の歩留まり。

データシート、スライド、講演

仕様はデータシートに記載しています。講演では、実際の回路で解析を実行する様子を紹介します。

お客様講演

2022年2月

Silicon Creations:Silvacoツールによる3 nmから350 nmまでの設計フロー

アナログ設計ディレクターのChung-Chun Chenが、IPサプライヤーの設計を12のファウンドリに移植する取り組みについて説明します。シミュレーションにはSmartSpice、Silos、Variation Managerを使用します。

製品概要 · PDF

2022年2月

VarMan:ばらつきを考慮した設計ソリューション

7種類すべての解析と3つのエディションを紹介します。適用例は28 nm VCOから、5.2シグマおよび5.4シグマのFinFETおよび28 nmビットセルまでをカバーします。

製品概要 · PDF

2022年2月

ライブラリ向けVarMan

28 nm FDSOIフリップフロップと40セルのデジタルライブラリを用いて、標準セルライブラリの統計的機能検証を紹介します。

製品概要 · PDF

2022年2月

VarMan XMAオプション:フルチップメモリ歩留まりアナライザー

8K × 80ビットSRAMの例を用いて、XMAがスライスではなくメモリ全体でモンテカルロ解析を実行する方法を説明します。

ホワイトペーパー

2022年2月

FDSOIビットセル設計向けのVarMan高速モンテカルロ解析と高シグマ解析

ホワイトペーパー

2022年2月

ばらつきを考慮した設計:VarManソリューション

ホワイトペーパー

2022年2月

デジタルライブラリ向けVarMan

カンファレンス講演

2022年2月

刷新されたGUIによるVarManの高シグマ性能

VarManのコーポレート・アプリケーション・エンジニアであるVincent Annezoが、長年のお客様からのフィードバックを反映した新しいGUIとアルゴリズムの変更について説明します。

ウェビナー

2022年2月

EDA特有の領域における機械学習:20年にわたる取り組み

少量でノイズの多いデータ、短期間のプロジェクト、先端ノードで増大するばらつきというEDAの制約に、機械学習をどのように適応させたかを説明します。Silvacoのツールを例に紹介します。

ウェビナー

2022年2月

VarManによるメモリの統計的キャラクタライゼーションソリューション

従来の方法では6シグマおよび7シグマのメモリ検証に膨大なシミュレーションが必要となる理由と、その回数を削減するVarManの解析について説明します。

カンファレンス講演

2022年2月

VarManによる標準セルの統計的キャラクタライゼーション

通常のシミュレーション回数を必要とせずに、3シグマのコーナーを特定し、標準セルライブラリの6シグマ検証を実行します。

ウェビナー

2022年2月

VarManによるアナログ設計の統計解析フロー

アナログ設計者にとって従来のモンテカルロ法が限界に達する場面と、VarManがアナログセル、AMS、RF ICの解析を高速化する方法を説明します。

ウェビナー

2022年2月

先端ノードと低消費電力技術に向けた、ばらつきを考慮した設計

FinFET、FDSOI、より低いVdd/Vthのプロセスでモンテカルロ解析が日常的に必要となった理由と、アナログ、メモリ、標準セル向けのVarManのサンプリング手法を説明します。

評価とご相談

セル、そのモデルセット、達成すべきシグマ値をお持ちください。VarManに精通したエンジニアと、
ばらつき・歩留まり解析についてご相談いただけます。

VarManに関する質問

ばらつきを考慮した設計とは何ですか?

ばらつきを考慮した設計とは、典型的なコーナーだけでなく、実際のシリコンに生じるプロセスばらつき全体にわたって、回路が仕様を満たすことを確認することです。FinFET、FDSOI、電源電圧およびしきい値電圧の低下により、大量のモンテカルロ解析が日常的に必要となりました。総当たり方式は時間とシミュレーションライセンスを消費しますが、VarManはその両方を削減します。

高シグマ解析は、4~6シグマ以上という非常に低い故障率でも、設計が仕様を満たすことを確認します。セルが多数繰り返される場合に必要です。メモリのビットセルでは7シグマ以上が求められることがあり、総当たりのモンテカルロ法では数十億回のシミュレーションが必要になります。VarManは限られた実行回数から、その歩留まりを推定します。

VarManは、機械学習と統計アルゴリズム、サンプリング戦略を組み合わせます。シミュレーションを均等に分散させず、不良に近いサンプルに集中させます。従来のモンテカルロ法と同等の結果を、同じ精度で、最大30倍のシミュレーション性能で得られます。o シミュレーションステップが必要です。TCADシミュレーションの出力を追加すると、モデルは物理とファブのデータを同時に学習できます。

VarManは特定のシミュレータや設計環境に依存しません。サードパーティー製または独自の基準SPICEシミュレータを使用するか、SilvacoのSmartSpiceと組み合わせることで、既存のフローを維持できます。波形と結果は基準ビューアに渡され、大規模なジョブはLSF、SGE、OGE、Slurmの各クラスタで実行できます。

真のコーナー抽出は、目標歩留まりを達成できる可能性が最も高い統計的コーナーのプロセス、電圧、温度条件を特定します。すべてのPVTの組み合わせではなく、そのコーナーだけをシミュレーションします。90 nm組み込みフラッシュ設計では、3シグマのコーナー検証に必要なSPICE実行回数が142,000回から422回に減少しました。

VarManは、モンテカルロ、高シグマ、コーナー、感度の各解析により、個々のセルや回路を解析します。XMAオプションはVarMan Memoryのアドオンで、スライスやクリティカルパスから外挿するのではなく、メモリ全体の歩留まりを解析します。その内部では、VarManの高速モンテカルロエンジンと高シグマエンジンが不良を検出し、歩留まりを迅速に推定します。

VarMan XMA

VarMan Memoryのオプションとして利用できる、メモリ全体の歩留まり解析

アナログ・カスタムIC

回路図からサインオフまでのフロー全体と、それを構成する全9製品