Achieve Your Display Design Performance Edge Through Precision Parasitic Extraction

配信開始日: 2021年7月7日

ますます厳しくなる設計ルールや非平坦な表面形状は、従来のルールベースによる抽出ツールを使用する設計者のイノベーションに対する選択肢を制限してしまいます。シルバコのHipex-FSは、現実的な3Dプロセス・シミュレーションを駆使することで、設計者がパフォーマンスとイノベーションの限界を見つけるのに役立ちます。

従来の抵抗・容量抽出(RCx)ツールは、一般的に配線の寄生素子の計算を行う前に構造が単純化されてしまうため、精度上の制限があります。この制限により、配線の寄生抵抗や容量の抽出に無視できない誤差が生じ、回路設計者は設計の許容誤差を多めに見積もらねばならず、結果的に最適な回路性能を得ることが難しくなります。
シルバコは、回路設計者に高精度で現実的な3Dプロセス・シミュレーションを提供し、重要な領域に対して構造的に正しいバックエンド・プロセスを作成することで、これらの問題に取り組んでいます。
現実的なバックエンド・プロセスの3D構造を作成するため、複数のオプションが提供されており、独自の領域分割技術と組み合わせることで、単一のユーザ・インターフェースから大規模回路を正確にシミュレーションすることができます。

プレゼンタ

Derek Kimptonは、シルバコのフロントエンド・テクノロジー(TCAD)およびバックエンド・オブ・ライン(BEOL)のField Solver Applications Departmentに約四半世紀在籍し、数多くの異なるタイプのテクノロジをサポートしてきました。 シルバコ入社以前は、特性評価部門で宇宙・防衛向けにシリコンベースの耐放射線設計や、ゲルマニウムの注入でシリコン上にSiGe層を合成する業務に従事していました。 ロンドンのKing’s CollegeでGaInAsベースのデバイス設計に関する電子工学の学位と博士号を取得しています。

対象

Circuit designers, display designers, academics and engineering and product management.

[日本時間]
開催日: 2021年6月30日
配信: オンライン
開催時間: 2:00-2:30 JST
言語: 英語