インターフェースIP
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > ファウンデーションIP > インターフェースIP
インターフェースIP：汎用I/Oと高速LVDS
SoCのI/Oリング向けのSilvacoインターフェースIP。汎用I/Oライブラリと、シリコンで実証された2 GbpsのLVDSトランシーバを提供し、統合フローに入る前に検証されています。
ライブラリの内容
ほとんどのピンには汎用I/Oが適しています。高速なピンや、
特定の規格に従うピンには、より専用の機能が必要です。
LVDS高速I/O
最大1 GHz、2 Gbpsの差動リンク向けの送信器と受信器のペアです。プログラム可能なプリエンファシスと内蔵PVT補償を備え、RXとTXの両方でコモンモードに対応したオンチップ終端により、チップ外に終端抵抗を配置する必要がありません。シリコンで実証済みでDFTに対応し、2 kV HBMのESD耐性を備えています。
汎用I/O
その他のピン向けの汎用GPIO IPです。駆動強度とスルーレートを設定できます。セルにはシュミットトリガとESD保護が内蔵され、SSOノイズ解析の文書も提供されます。
特殊I/O
特定の規格への対応や、特殊な環境での動作が必要なピンもあります。SilvacoはLVDSに加え、DDRメモリインターフェースで使用されるスタブ直列終端ロジックのSSTLと、極低温用途向けに開発されたI/Oを提供します。ご使用のプロセスでの仕様については、IPの専門家にお問い合わせください。
LVDS PHYをお探しですか？
同じ4文字でも、製品は異なります。SilvacoのLVDS I/Oは、パッドに配置する送信器と受信器のセルです。Silvacoの一員であるMixelは、シリアルリンクでパラレルデータを伝送するLVDSシリアライザおよびデシリアライザPHYをライセンスしています。そちらが必要な場合はLVDSをご覧ください。MixelのMIPI PHYも同じ製品ファミリーに含まれます。
ライブラリの適用先
チップ間の高速リンク
基板上のデバイス間で、最大2 Gbpsの差動LVDS信号を伝送
ディスプレイとイメージングのインターフェース
ディスプレイ、プリンタ、その他の高速データ経路を駆動するLVDS I/O
一般的なSoCのI/Oリング
パッドリングの大部分を、プログラム可能な駆動強度で調整
車載・産業用の温度範囲
LVDS I/Oは−40～125 °Cで動作
公開仕様と提供物
Silvacoは、ファウンドリに依存しないインターフェースコアを開発しています。
LVDS I/Oはシリコンで実証されています。
2 Gbps
最大1 GHzで動作するLVDSのデータレート
2 kV HBM
LVDS I/OのESD定格
−40～125 °C
LVDS I/Oの動作範囲
IBIS · LEF · GDSII
タイミングデータとデータシートを付属
製品概要 · PDF
2026年夏
LVDS I/O IP高周波トランシーバ
LVDS I/Oの特長、提供物、動作範囲を1ページで紹介します。
ご使用のプロセスで確認
ファウンドリ、ノード、必要なピンをIPの専門家にお知らせください。
そのプロセスでの性能、面積、電力の数値と、提供可否を明確に
ご案内します。ライセンス条件も同時にご相談いただけます。これらのセルと
SilvacoのコントローラIPやPHY IPとの関係については、技術説明をご依頼ください。
インターフェースIPに関する質問
インターフェースIPとは何ですか？
GPIOと特殊I/Oの違いは何ですか？
汎用I/Oはチップのほとんどのピンをカバーし、プログラム可能なスルーレートと駆動強度、ESD保護、内蔵シュミットトリガを備えます。特殊I/Oは、最大2 Gbpsの高速LVDS、DDRメモリインターフェース用のSSTL、極低温で動作するI/Oなど、特定の用途向けに開発されます。
このLVDSはMixelのLVDS PHYとどのように異なりますか？
違いは階層です。I/O側では、最大2 Gbpsのリンク向けに、プリエンファシス、内蔵終端、ESD保護を備えたパッドセル自体をライセンスします。MixelのLVDS IPはPHYであり、パラレルとシリアルのデータを相互変換する4チャネルのシリアライザとデシリアライザです。製品とプロセスに応じて700～1000 Mbpsと記載されています。
どのようなESD保護が提供されますか？
LVDS I/Oは人体モデル（HBM）で2 kVの定格を持っています。汎用I/OにもESD保護が含まれます。そのレベルはプロセスとパッド構成によって異なるため、パッドリングを確定する前に設計に対する定格を確認してください。
対応する温度範囲はどのくらいですか？
SilvacoのLVDS I/Oの定格は−40 °C～125 °Cであり、産業用設計と多くの車載設計をカバーします。汎用I/Oの温度範囲、またはいずれかのライブラリの車載認定グレードについては、用途を示してIPの専門家にご相談ください。
LVDS I/Oのデータレートはどのくらいですか？
LVDS I/Oは最大1 GHzで動作し、最大2 Gbpsに達します。送信器のプリエンファシスはプログラム可能なため、駆動するチャネルに合わせて信号を調整できます。また、補償ブロックによりPVTに対する不変性を維持します。性能、面積、電力の詳細仕様は、ご要望に応じて提供します。
関連IP
LVDS
MixelのシリアライザおよびデシリアライザPHY IP
LVDSシリアライザ
Mixelの送信側LVDS PHY
LVDSデシリアライザ
Mixelの受信側LVDS PHY
Standard Cell
28～180 nmのCORE、PMK、ECOライブラリ
ファウンデーションIP
標準セル、メモリコンパイラ、インターフェースIP