MIPI C-PHY
首页 > 产品与工作流程 > AI 驱动设计 > 设计 IP > MIPI > MIPI C-PHY
MIPI C-PHY IP：三相符号编码物理层
由 Mixel 开发、现已加入 Silvaco 且通过硅验证的 MIPI C-PHY IP，面向需要以更少连线实现 CSI-2 摄像头或 DSI 显示带宽的 IC 设计人员。
按晶圆代工厂和工艺选择 MIPI C-PHY IP 产品
当链路的数据传输需求超过可用引脚所能承载的能力时，C-PHY 尤具优势。每个三线组包含三根
线，无需额外时钟通道。目前有三款专用产品，均基于 TSMC。C-
PHY/D-PHY 组合产品覆盖大多数其他工艺。
T 表示三线组，每项速率均为每组三线的速率。TX+ 产品以极小的面积开销增加全速内部环回功能，使您可在批量生产中进行全速测试。需要在相同引脚上支持 C-PHY 和 D-PHY？请使用 C-PHY/D-PHY 组合产品，支持从 N2P 到 65 nm 的 TSMC 节点，以及两种 ST 工艺。节点未列出？请咨询 IP 专家。
C-PHY 链路的应用场景
通道数量受限的高带宽摄像头链路
从图像传感器到 SoC 的 CSI-2 链路，单个三线组可承载高达 18.24 Gbps。
显示接口
SoC 通过 DSI 向面板输出，发射器和接收器均有 TSMC 22ULL 版本。
移动成像
手机摄像头和显示器，组合 PHY 使同一设计可与 C-PHY 和 D-PHY 器件通信。
率先实现 C-PHY 硅验证
若 C-PHY 是您产品路线图中的新方向，可选择率先实现硅验证的供应商。
这家供应商就是 Mixel。其创始人 Ashraf Takla 现负责 Silvaco 的混合信号 IP，
当年实现硅验证的团队仍与他共事。
2016
IP 供应商中首个通过硅验证的 MIPI C-PHY
2006
加入负责维护 C-PHY 规范的 MIPI Alliance
10 个 TSMC 节点
已通过 Mixel MIPI PHY IP 硅验证的 TSMC 工艺节点，包括 N6 和 N5
12 个节点 · 9 家晶圆代工厂
Mixel MIPI PHY IP 整体覆盖的工艺节点和晶圆代工厂
客户 · Mixel MIPI IP（D-PHY）
2026 年夏季
indie
indie 设计汽车雷达处理器和 MMIC。该公司授权采用 Mixel 的 ASIL-B MIPI D-PHY CSI-2 发射器和接收器，交付内容包含经认证的功能安全工作产品和安全手册。
“我们需要一家能够满足严格汽车要求的 MIPI IP 供应商，以扩展雷达产品组合，并支持高效、可扩展的 ADAS 架构解决方案。凭借与 Mixel 的长期合作关系及其丰富的汽车经验，我们对 Mixel 的能力和可靠性充满信心。我们期待继续合作。”
Peter Gulden，indie 雷达系统与软件执行副总裁
目录 · PDF
2026 年 3 月
PRO IP 产品选型指南
列出每款 C-PHY 和 C-PHY/D-PHY 组合产品的工艺、等级及料号，并与 Silvaco 其余可量产 IP 一并展示。
新闻稿
2026 年 3 月
Mixel MIPI PHY IP 作为 PRO IP 提供
一至三个三线组，每组最高 8.0 Gsps，符合 C-PHY v2.1，提供 TX、RX、TX+、RX+ 和 Universal 版本。
新闻稿
2026 年夏季
TSMC N2P 工艺上的 C-PHY/D-PHY 组合 IP
面向 TSMC N2P 的 Mixel 组合 IP 支持 C-PHY v2.1，每组三线速率为 3.0 Gsps（6.84 Gbps），并增加了基于两根线的 D-PHY 嵌入式时钟模式。
介绍您的节点和链路
请提供晶圆代工厂、工艺，以及正在构建的摄像头或显示链路。IP
专家将告知适用的 C-PHY 或组合产品及其授权方式。
交付物分为两部分。软视图涵盖数字控制逻辑：RTL 和
STA 约束。硬视图涵盖混合信号模块：
GDSII、CDL、LEF 和 LIB。
MIPI C-PHY IP 常见问题
什么是 MIPI C-PHY？
MIPI C-PHY 是一种 MIPI 物理层，通过三线组上的三相符号传输摄像头和显示数据。时钟嵌入在符号中，因此无需独立时钟通道。由 Mixel 开发的 Silvaco C-PHY IP 支持 v2.1，并向后兼容 v1.1，可承载 CSI-2、DSI 和 DSI-2。
C-PHY 与 D-PHY 有何区别？
D-PHY 在专用时钟通道之外提供一至四条数据通道，每通道最高 6.5 Gbps。C-PHY 取消时钟通道，将时序嵌入符号中，每组三线最高可达 8.0 Gsps，即 18.24 Gbps。两者均支持 CSI-2 和 DSI。D-PHY 链路更简单，C-PHY 则能从每根线获得更高带宽。
为何 C-PHY 每条通道使用三根线？
每条 C-PHY 通道都是由三根线构成的三线组，采用三相符号编码驱动。每个符号携带 2.28 位。时序包含在数据中，因此无需额外时钟线。这样，C-PHY 可用少量引脚实现高吞吐量，特别适合引脚数量限制设计的场景。
有哪些产品可用？
Silvaco 提供三款专用 C-PHY 产品，均基于 TSMC。在 22ULL 上有 DSI 发射器和配套 DSI 接收器，两者均为三个三线组，每组 2.5 Gsps。在 40ULP 上有单组三线 CSI-2 TX+，速率为 2.5 Gsps，具备用于生产测试的全速内部环回。其他工艺请查看 C-PHY/D-PHY 组合产品。
C-PHY 和 D-PHY 能否共享接口？
可以，使用 C-PHY/D-PHY 组合 IP。这是一种双模式 PHY，可在最多三个三线组上运行 C-PHY v2.1，或在最多四条通道上运行 D-PHY v3.5。N2P 版本支持 D-PHY v3.6。最高速率为每组三线 8.0 Gsps、每通道 6.5 Gbps。组合产品覆盖 TSMC N2P 至 65 nm，以及 ST 28FDSOI 和 40LP。
支持哪些数据速率？
在高速模式下，Silvaco C-PHY IP 的每组三线速率范围为 80 Msps 至 8.0 Gsps，相当于 182.8 Mbps 至 18.24 Gbps。低功耗模式为 10 Mbps。三款专用产品的每组三线速率均为 2.5 Gsps，TSMC 16FFC 上的组合 Universal 产品可达到完整的 8.0 Gsps。
相关 IP
MIPI
数据通道配合转发时钟，每通道最高 6.5 Gbps，覆盖六家晶圆代工厂的工艺。
C-PHY/D-PHY Combo
一个 PHY 支持两种标准，覆盖的工艺远多于专用 C-PHY 产品。
MIPI IP
并列比较 D-PHY、C-PHY 和 M-PHY，便于先选择物理层。