AI-Driven Manufacturing covers the process and device physics. AI-Driven Design covers the EDA tools, IP, verification and enablement.
Multiphysics from simulation to the fab floor
EDA tools, licensed IP, verification and enablement
Your market sets the physics problem
Find the technique for your problem
Process and device physics, from simulation to the fab floor
由现已加入 Silvaco 的 Mixel 设计的 LVDS IP:兼容 TIA/EIA-644 的四通道串行器和解串器对,面向芯片需与 LVDS 面板、摄像头或工业设备通信的 SoC 团队。
在链路发送端部署串行器,在接收端部署解串器。两者均运行四个通道。目前有三款产品可供授权,其中两款基于 TSMC,一款基于 UMC。
位于发射芯片中。并行数据以您设定的位宽输入,经串行化后通过四条 LVDS 通道输出,时钟频率范围为 25 至 165 MHz。可选的预加重可在保持低误码率的同时延长传输距离。
目录中有两款产品。TSMC 40LP 版本每通道速率为 1000 Mbps;UMC 40ULP TX+ 增加了全速内部环回可测试性。两者均提供商业级、工业级和汽车级版本。
在接收芯片中,将四条 LVDS 通道重建为并行数据,每通道为 7 或 10 位。时钟和数据路径相匹配,以保持解串器的时序裕量。
一款基于 TSMC 40LP 的产品,每通道速率为 1000 Mbps,提供全部三种等级。
同一接口还需要 MIPI D-PHY?D-PHY/LVDS 组合 PHY 可同时支持两种标准。请从D-PHY/LVDS Combo TX 或 D-PHY/LVDS Combo RX 中选择,它们属于多标准系列。
提供料号、工艺和等级,供资质评估团队与公开目录核对。
两款串行器,一款解串器
目前支持的两种工艺
TSMC 40LP 产品的每通道速率,共四个通道
兼容的 LVDS 标准
三款产品均提供,同时也提供商业级和工业级
按晶圆代工厂和节点列出全部 LVDS 产品,包含料号和等级,并一并列出 D-PHY/LVDS 组合产品。
涵盖 MIPI D-PHY/LVDS 组合产品,该 PHY 可在两种标准之间切换,并兼容 TIA/EIA-644。
请说明晶圆代工厂、节点和链路另一端的器件。IP专家将告知哪款 Mixel LVDS 产品匹配,以及是否已在该工艺上完成硅验证。确认适用后,再讨论授权。
LVDS 表示低电压差分信号。每一位通过两根线之间的小电压差传输,从而保持较低功耗和 EMI,标准由 TIA/EIA-644 定义。Mixel 采用数字 CMOS,将 Silvaco 的 LVDS IP 设计为一对四通道串行器和解串器。
当链路另一端的器件要求 LVDS 时,例如 LVDS 显示面板,应选择 LVDS。它属于独立的 TIA/EIA-644 标准,而非 MIPI 规范。如果设计需要同时连接 LVDS 和 MIPI 器件,D-PHY/LVDS 组合 PHY 可支持两者。
一个负责发送,另一个负责接收。串行器位于发射芯片中,将可编程位宽的并行数据打包到四条 LVDS 通道上。另一端的解串器将这些通道重新解包为并行数据,每通道为 7 或 10 位。
目前支持两种工艺:TSMC 40LP 提供串行器和解串器,UMC 40ULP 提供具备全速内部环回可测试性的串行器。每款产品均提供商业级、工业级和汽车级。若您使用其他工艺,在排除 LVDS 前请先咨询 IP 专家。
可以:D-PHY/LVDS 组合 PHY 可在单个 PHY 上切换两种标准。Silvaco 目录包含面向 GlobalFoundries 22FDX+ 和 Tower 65BSB 的组合发射器,以及面向 TSMC 28HPC+ 的组合接收器。三款均属于多标准系列。
在 TSMC 40LP 上,串行器和解串器均提供四个通道,每通道速率可达 1000 Mbps。对于 LVDS 设计本身,Mixel 给出的总吞吐量最高为 5 Gbps,输入时钟范围为 25 至 165 MHz。
TSMC 40LP 和 UMC 40ULP 工艺上的发射端 IP
在接收芯片处重建并行数据
支持 LVDS 或 MIPI D-PHY 的发射器
基于 TSMC 28HPC+ 的组合接收器
D-PHY、C-PHY 和 M-PHY 物理层 IP