• Webinars

트랜지스터 레벨 시뮬레이션의 문제 해결 및 최적화

회로 시뮬레이션은 설계 프로세스에서 가장 중요한 부분 중의 하나입니다. IC 제조에 앞서, 비용을 절감하고, 소요 시간을 최소화하며, 신뢰할 수 있는 시스템 특성을 확립하기 위해 회로 동작의 검증이 필요합니다. 처리량과 효율을 극대화하기 위해, SPICE 시뮬레이션에서 일어나는 내부의 방법론과 프로세스를 이해할 필요가 있습니다. 이번 시간에 병렬, FastSPICE 분석 모드 등, SmartSpice 시뮬레이터의 핵심 내용에 대해 깊이 있게 소개합니다.

SmartSpice와 SmartSpice Pro의 성능을 설계 애플리케이션 및 방법론에 따라 최적화하여 분석의 정확성과 속도에 대한 이상적인 조합을 달성할 수 있을 것입니다.

다음 사항을 살펴봅니다.

  • 시뮬레이션 프로세스 및 프레임워크
    • 수렴
    • 수치적 통합
    • 시간별 제어
  • FastSPICE 시뮬레이션 기술
  • 정확성과 속도를 조합

발표

Robert Villanueva는 프론트-엔드 EDA 부서의 애플리케이션 엔지니어로서 수많은 시뮬레이션 기술을 연구하고 있으며 실바코의 FastSPice Simulator의 지원을 담당하고 있습니다. 또한, Si2-Compact 모델 연합과 HiSIM 컨소시엄 – SPICE 모델 표준화 그룹에서 활동하고 있습니다. IC 설계 및 EDA 분야에서 15년 이상 근무하였으며, CMOS 회로 설계, 경험적 모델, 다양한 상용 회로 시뮬레이터에 대한 경험이 풍부합니다.

필리핀 세인트루이스 대학교에서 전자통신공학 학사 및 석사 학위를 받았으며, 필리핀 전문 규제 위원회의 전자통신 엔지니어 자격증을 보유하고 있습니다.

일시: 2019년 4월 26일
장소: 온라인
시각: 3:00am-4:00am (한국 시각)
언어: 영어

참석 대상

회로 시뮬레이션 분야의 아날로그 회로 설계자, CAD 엔지니어, 회로 시뮬레이션을 처음 접하는 엔지니어 및 학생