• Webinars

차세대 SoC 설계: 원자에서 시스템까지

이번 시간에 플래시 메모리, 기타 최신 비휘발성 메모리 기술, 정교한 SoC (예: Nvidia의 Xavier, Apple의 A12) 등, 아키텍처 수준에서 설계 IP를 사용 및 재사용하는 사례를 제시합니다. 또한, 나노미터 및 원자 수준의 시뮬레이션과 분석을 위해 신규 IP가 필요한 경우를 설명합니다. SoC 설계를 위해 완전히 검증된 IP와 함께, 시뮬레이션, 에뮬레이션, 설계기술 공동 최적화 (DTCO)의 중요성을 알아봅니다.

다음 사항을 살펴봅니다.

  • 정교한 SoC, 플래시 메모리 및 최신 메모리의 요구 사항 및 로드맵
  • 태양광 패널 예제를 이용하여, 나노미터 및 원자 수준에서 시스템 모듈 레벨까지 시뮬레이션 툴을 사용하는 방법
  • 2D/3D TCAD 시뮬레이션을 이용한 설계기술 공동 최적화 플로우의 예
  • 클라우드 및 기업용 IP 관리 툴을 포함하여, 전체 SIPware 설계 IP 포트폴리오
    • 특성화를 위한 Foundation IP 및 맞춤형 툴
    • 오토모티브 IPs
    • 인터커넥트 IP를 위한 컨트롤러 및 PHY
    • 책임 및 보안을 위해 핑거 프린트와 DNA 분석을 포함한 IP 관리

발표

Babak Taheri 박사는 실바코의 CTO와 EVP로 재직하고 있으며, TCAD, EDA, IP 제품의 모든 부분을 책임지고 있습니다.

M&A, 기술, 사업 실무에 대해 투자자, 사모펀드, 스타트업 등과 협업하는 IBTechnologies의 최고경영자(CEO) 겸 사장을 역임한 바 있습니다. IBTechnologies 재직중에, MEMS World Summit, Novasentis, AGCM, ALEA 연구소, Lion Point Capital, Silver Lake의 자문 위원으로 일하였습니다. IBT에 앞서, Freescale 반도체(현 NXP)의 센서 솔루션 부문 부사장 겸 GM, Cypress의 비휘발성 메모리 제품 사업부 부사장 겸 GM, Invensense (현 TDK)의 기술 담당 부사장을 역임하였습니다.

Taheri 박사는 UC Davis에서 전자공학 학사 및 석사를, 전기공학 및 신경과학 박사 학위를 취득하였습니다.

일시: 2019년 4월 24일
장소: 온라인
시각: 2:00am-3:00am (한국 시각)
언어: 영어

참석 대상

설계 엔지니어, SoC 설계자, IP 조달, 기술 리더 및 관리자