SmartDRC/LVS에 의한 물리적 검증의 생산성 향상
물리적 검증은 IC 설계에서 가장 중요한 단계입니다. SmartDRC/LVS는 설계 규칙 검사 (DRC), 레이아웃 연결 추출, 레이아웃과 스키매틱의 (LVS) 비교 등, 아날로그, 디지털 및 혼합 신호 IC를 위한 새로운 물리적 검증 툴입니다. 고유한 멀티 CPU 아키텍처는 빠른 대화형 검증과 직관적인 디버깅을 통해 고성능, 고용량, 복잡한 형상의 정확한 처리, 탁월한 사용자 생산성을 제공합니다. SmartDRC/LVS는 실리콘으로 입증되었으며 파운드리에서 인증되었습니다.
SmartDRC/LVS는 실바코의 Expert 레이아웃 에디터, Gateway 스키매틱 에디터와 긴밀하게 통합됩니다. 그리하여, 설계의 문제점과 설계 규칙 위반을 시각화하여 정확히 파악하고 신속하게 해결할 수 있습니다. SmartLVS는 레이아웃에서 넷리스트를 추출하고, 스키매틱과 레이아웃을 교차 비교합니다.
다음 사항을 살펴봅니다.
- SmartDRC/LVS에 의한 물리적 검증의 생산성 및 정확성 향상
- SmartRDE GUI 환경에 의한 진행 상황 및 결과 확인
- SmartDRC/LVS PWRL (Power-L) 규칙 언어 소개
- 혁신적 One-Shot™ 레이아웃 검색 기술에 의한 선형 유사 확장 및 런타임 예측 가능성
발표
Alex Grudanov는 실바코의 Advanced R&D 선임 이사로서 POLYTEDA CLOUD LLC를 공동 설립하여 CEO를 역임하였습니다. Cloud SaaS EDA의 선구자로서 유럽 위원회로부터 H2020 2단계 지원을 받은 우크라이나 중소기업 최초의 CEO입니다.
참석 대상
IP, 회로, CAD, SoC, 시스템 설계 엔지니어, 제품 관리자 및 엔지니어링 관리자.
일시: 2022년 2월 18일
장소: 온라인
시각: 3:00am-3:30am (한국 시각)
언어: 영어