4.25 Gbps SerDes
ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > Multi-Standard > 4.25 Gbps SerDes
マルチスタンダードSerDes IP：1.0～4.25 Gbps
Silvaco傘下のMixelが提供する、シリコン実証済みの4チャネル・マルチスタンダードSerDes IPです。1つのブロックでPCI Express、SATA、XAUI、バックプレーンの各リンクを実装するSoCチーム向けのソリューションです。
製品ごとに見るマルチスタンダードSerDes IP
まずプロセスを確認してください。ノードが適合して初めて、その他の条件が意味を持ちます。
| 仕様 | 値 |
|---|---|
| 製品 | MXL4254A |
| シリコン実証済みプロセス | TSMCおよびCharteredの130 nm |
| チャネル | 1クワッド当たり4チャネル。複数クワッドを組み合わせてレーン数を拡張 |
| データレート | チャネル当たり1.0～4.25 Gbps |
| 電源 | 1.2 V, CMOS |
| トランスミッタ | プログラマブルな出力振幅とプリエンファシス |
| レシーバ | プログラマブルなポストイコライゼーション |
| クロック | プログラマブルな周波数逓倍率 |
| 終端 | プログラマブル。トランスミッタとレシーバに内蔵 |
| ループバック | ローカルおよびリモートのシリアル |
| 外付け部品 | 最小限 |
| 規格 | PCI Express, SATA, RapidIO, XAUI (10 Gigabit Ethernet), Fibre Channel, SONET, SFI-5, SPI-5, ルータのバックプレーン |
| 電力 | 低消費電力 |
用途
PCI ExpressとRapidIO
チップ間およびプロセッサと周辺回路間のリンク
SATAとFibre Channel
ドライブと、ストレージを接続するネットワーク
XAUIによる10 Gigabit Ethernet
10G MACとPHY間のリンク
SONET、SFI-5、SPI-5
光通信・通信機器のライン側およびフレーマのリンク
ルータのバックプレーン
シャーシ内の基板間リンク
シリコン実証済み、完全なキャラクタライゼーション
130 nm
TSMCとCharteredでシリコン実証済み
4チャネル
1クワッド当たり。複数クワッドを組み合わせ可能
1.0～4.25 Gbps
チャネル当たり、プログラマブル
完全なキャラクタライゼーション
レビュー用データセットを提供可能
製品ページ · mixel.com
4.25 Gbps Multi-Standard SerDes
候補を絞り込む前に、全機能一覧と対応するすべての規格をご確認ください。
発表 · mixel.com
2007年4月
Mixel、4.25 Gbpsの高性能・高プログラマビリティSerDes IPのキャラクタライゼーションレポートを公開
4チャネルSerDesのシリコン状況を初めて公開した発表に掲載された、裏付けとなるキャラクタライゼーションデータ。
別のノードで必要ですか？
Mixelはプロセス間の移植を想定してこの設計を開発しており、チャネル構成も柔軟に変更できます。ファウンドリ、ノード、目標速度をIPスペシャリストにお知らせください。同じご相談でライセンスについてもご確認いただけます。
4.25 Gbps SerDesに関するご質問
マルチスタンダードSerDesとは何ですか？
マルチスタンダードSerDesは、1つのブロックで複数のシリアルプロトコルのデータをシリアル化・デシリアル化します。そのため、1つのライセンスコアでチップ上の複数のリンク種類に対応できます。MixelのマルチスタンダードSerDes IPは、PCI ExpressやSATAを含む8つのシリアル規格とルータのバックプレーンに対応する4チャネルを提供します。
どのデータレートに対応していますか？
各チャネルは1.0～4.25 Gbpsの範囲で動作します。送信プリエンファシス、出力振幅、受信ポストイコライゼーション、終端、クロック周波数逓倍率はすべてプログラマブルであり、1つの設計で各規格が求める速度に対応します。特定のチャネルで特定の速度が必要な場合は、IPの専門家が構成を確認します。
どの規格に対応していますか？
PCI Express、SATA、RapidIO、XAUIによる10 Gigabit Ethernet、Fibre Channel、SONET、SFI-5、SPI-5、ルータのバックプレーンリンクに対応します。これらの特定のバージョンや速度を想定していますか？それを前提にリンク全体を計画する前に、IPの専門家にご確認ください。
どのファウンドリとノードで利用できますか？
TSMCおよびCharteredの130 nmプロセスでシリコン実績があります。移植可能な設計のため、他のファウンドリやノードへの対応も検討できます。対象プロセスをIPの専門家に伝え、現在利用できるものをご確認ください。
MIPI PHYとはどのように異なりますか？
D-PHY、C-PHY、M-PHYなどのMIPI PHYは、MIPI Allianceの仕様に従い、デバイス内部のカメラ、ディスプレイ、ストレージのデータを伝送します。このSerDesは、PCI Express、SATA、XAUI、バックプレーンなど、チップ間や基板間の汎用シリアルリンクを扱います。SilvacoはMixelを通じて両方を提供しているため、1社から調達できます。
どのような用途で使用されますか？
主にストレージ、ネットワーク、通信チップに使用されます。ドライブおよびストレージネットワークのリンク、10 Gigabit Ethernet、SONETラインカードとそのフレーマインターフェース、プロセッサ間接続、ルータのバックプレーンなどが対象です。1クワッドではレーン数が不足する場合は、複数のクワッドを組み合わせて必要なチャネル数を確保できます。
関連情報
マルチスタンダード
コンボPHYとSerDes：C-PHY/D-PHY、D-PHY/LVDSのTXとRX、4.25 Gbps SerDes。
MIPI
D-PHY、C-PHY、M-PHY IP。
LVDS
LVDSシリアライザおよびデシリアライザIP。