AIを活用した設計
ホーム > 製品とワークフロー > AIを活用した設計
電子設計自動化ソフトウェアとシリコンIP
AIを活用した設計は、Silvacoの電子設計自動化とライセンス提供IPの分野です。回路シミュレーション、カスタムレイアウト、検証に加え、自ら設計する代わりにライセンス利用できるインターフェースおよび基盤ブロックを提供します。
用途に合った製品ファミリを選択
回路のシミュレーション、作図と検証、実証済みシリコンIPのライセンス利用は、それぞれ異なる作業です。各作業に専用のEDAツール群があります。
回路シミュレーション
SPICEシミュレーションに加え、負荷下で電源ネットワークが機能するかを確認する電力、EM/IR、熱解析を提供します。
回路シミュレーション
回路図からレイアウトまで、検証、抽出、ばらつき解析を含めて対応します。まだポリゴンを移動できる段階で、DRCエラーや寄生成分の問題を把握できます。
Design IP
自ら設計する必要のないシリコンIPです。9つのファウンドリで実証済みのMixel MIPI PHYに加え、調整可能なスタンダードセル、メモリコンパイラ、システムIPを提供します。
基盤IPとシステムIP
既存のフローに適合
対応する範囲
アナログ、ミックスドシグナル、カスタムIC向けに、回路図入力からレイアウト、物理検証、抽出、レイアウト後シミュレーションまで対応します。
レイアウトエディタ内でのDRC、LVS、物理検証。
寄生成分に関する全工程。Hipexで抽出し、Jivaro Proで削減し、Visoで解析し、PEX Certifyでデッキを比較します。
量産規模のSPICEシミュレーション。ビヘイビアモデル向けにVerilog-AMS 2.3.1のアナログサブセットをサポートします。
ライセンス提供されるシリコンIP。MIPIインターフェースPHY、スタンダードセルライブラリ、メモリコンパイラ、システムブロック。
対象外・不要なこと
デジタル実装は行いません。合成も配置配線も含まれず、このポートフォリオにはRTLから配置配線済みブロックを生成するツールはありません。
すでに認定を受けているサインオフデッキを放棄する必要はありません。ExpertはCalibre RealTimeと連携して、必要なときにサインオフ品質のDRCを実行し、Calibre InteractiveおよびCalibre RVEとも統合されています。
Silvacoの抽出ツールを使用する必要はありません。Jivaro Proは前後のツールから独立しており、DSPF、SPEF、SPICE3、HSPICE、Spectre、Calibre Viewを読み込みます。
デッキを書き直す必要はありません。SmartSpiceはHSPICEおよびSpectreと互換性があるため、既存のデッキをそのまま実行できます。
シミュレーションで使用するデバイスモデルを新規作成するものではありません。モデルはファウンドリPDK、またはキャラクタライゼーションと抽出を通じて製造分野から提供されます。
連携するデータ
| ツール | 入出力形式 | 他社ツールとのインターフェース |
|---|---|---|
| Gateway 回路図 | SPICE, CDL, NDL, Verilog IEEE 1364, OpenAccess, iPDK | 他社回路図ツールへEDIF 2 0 0で出力。HSPICE®と SmartSpiceの両方を駆動 |
| Expert レイアウト | GDSII, LEF/DEF, DXF, OASIS, CIF, Applicon, OpenAccess | Calibre® RealTime, Calibre Interactive and Calibre RVIE; 既存のVirtuosoテクノロジーファイル情報をインポート |
| SmartSpice シミュレーション | HSPICE®およびSpectre®のネットリストとモデル； Verilog-AMS 2.3.1アナログサブセット | 既存のHSPICEまたはSpectreデッキを書き換えずに実行 |
| Hipex 抽出 | 入力：GDSII、セルネットリスト、ルールベースのテクノロジーファイル | 回路図ネットリストに抽出した 寄生成分をバックアノテート |
| Jivaro Pro 削減 | DSPF, SPEF, SPICE3, HSPICE®, SPECTRE®, Calibre® View, OpenAccess | 前後の抽出ツールとシミュレーションツールから 独立 |
HSPICEとSpectreは、それぞれSynopsysとCadence Design Systemsの登録商標です。CalibreはSiemens EDAの登録商標です。ここでの記載は互換性を示すものであり、公表されているEDAパートナーシップを超える提携関係を示すものではありません。
レイアウト後シミュレーションを数日単位で短縮
大手半導体企業上位10社のうち6社の設計チームがSilvaco EDAソフトウェアを使用しています。2社のお客様が、Jivaro Pro導入前後のレイアウト後シミュレーション時間を測定しました。
20日超→6日 1ブロックのレイアウト後フルシミュレーション
「…当社のあるブロックのフルシミュレーションには20日以上かかっていました。Jivaro Proを使用したところ、設計者の精度要件を維持したまま、この実行時間が6日に短縮されました。」
eTopus
Harry Chan、創業者兼CEO
少なくとも5× 40nmおよび55nmでレイアウト後SPICE実行時間を短縮
Yasuyuki Hattori、ICエンジニアリング担当シニアマネージャー
Alps Alpine Co., Ltd
Yasuyuki Hattori、ICエンジニアリング担当シニアマネージャー
リリースとバージョン一覧
2025年ベースラインリリースに基づく、設計ポートフォリオ全体の現行バージョンです。
連携するデータ
| 製品ファミリ | 製品 | 現行バージョン | リリース日 |
|---|---|---|---|
| 回路シミュレーション | SmartSpice RFとProを含む | 5.9.2.R | 非公開 |
| SmartView 波形ビューア | 3.2407.01R | 非公開 | |
| SmartSpice RealHard - Circuit Rubberband | SmartSpiceスイートの一部 | 非公開 | |
| アナログ・カスタムIC | InPar Power EM/IR/Thermal | ベースラインリリースには含まれません | 非公開 |
| Gateway 回路図エディタ | 4.2407.01R | 非公開 | |
| Expert レイアウトエディタ | 5.2407.01R | 非公開 | |
| SmartTools DPC、LVS、RCE | 1.2407.01R | 非公開 | |
| Hipex フルチップ寄生素子抽出 | 4.2407.01R | 非公開 | |
| VarMan ばらつきと歩留まり | 2023.11.3R | 非公開 | |
| Jivaro 寄生素子削減 | 2025.12.5.R | 非公開 | |
| VIVA ネットリスト解析 | 2025.2.10.R | 非公開 | |
| PEX Diff - PEX Link 抽出結果の比較 | 2025.3.17.R | 非公開 | |
| Design IP | Mixed PHY IP - 基盤IPとシステムIP | ソフトウェアのリリース周期とは異なります | プロセスとノードごと |
Silvacoはライセンスサーバーとしての仮想マシンをサポートしておらず、リリース日も公開していません。バージョンは年間を通じて更新されます。
デバイスモデルの提供元
AIを活用した製造は、Silvacoのプロセス・デバイス分野であり、TCAD、リソグラフィ、プラズマ、フォトニクス、およびFTCOを含みます。Utmost IVはデバイスデータをSPICEモデルに変換し、Victory RCxはTCADでシミュレーションした3D構造から寄生成分を抽出します。対象ノードが新しく、成熟したモデルライブラリがまだない場合に、この連携が特に重要となります。
挙動を把握しているブロックで評価
すでに挙動を測定したネットリストまたはレイアウトをご提供ください。アプリケーション
エンジニアが適したツールで実行し、信頼できる数値と結果を比較できます。
候補を絞り込む前に
Silvacoはアナログ・カスタムIC設計向けに何を提供していますか？
回路図からサインオフまでのすべてを、ツールごとのライセンスで提供します。Gatewayで回路図を入力し、Expertでレイアウトを作成し、そのレイアウトでDRCとLVSを実行します。その後に抽出、寄生素子削減、ネットリスト解析、ばらつき解析のツールが続き、それぞれを既存の電子設計自動化フローに組み込めます。
SilvacoはCadence Virtuosoの現実的な代替になりますか？
現在のフローをどこまで維持したいかによります。Expertは既存のVirtuosoテクノロジーファイルのデータをインポートし、OpenAccessを双方向に扱い、サインオフDRCをCalibre RealTimeに引き渡します。お客様自身のレイヤーで、自社のブロックを1つ使用することが、公正な評価方法です。
小規模な設計チームでもこのツールセットを導入できますか？
はい。ツールを1つずつライセンス利用でき、更新とサポートも含まれます。期間ライセンスはツールごとに1年、2年、3年で提供され、サーバーからネットワーク全体で共有できます。価格は公開していないため、まずチームに必要な1つのツールについてお問い合わせください。
同じフローでSilvacoツールをCadenceやSynopsysのツールと併用できますか？
はい。Cadence、Siemens EDA、SynopsysはいずれもSilvacoのEDAパートナーです。SmartSpiceはHSPICEとSpectreのデッキをそのまま扱い、ExpertはGDSII、OASIS、LEF/DEF、OpenAccessでレイアウトを受け渡します。Jivaro Proは、任意の抽出ツールによるDSPF、SPEF、Calibre Viewの寄生成分を削減します。
Silvacoはどのような半導体IPをライセンス提供していますか？
2つのグループがあり、そのうち1つはMixelのMIPIチームが1998年から開発しています。Mixel PHY IPはMIPI D-PHY、C-PHY、CSI-2、DSIをカバーし、9つのファウンドリ、12のノードでシリコン実証済みです。基盤IPとシステムIPには、スタンダードセル、SRAM、ROM、レジスタファイルのコンパイラ、およびAMBA、I3C、車載ブロックが含まれます。
どのファウンドリとPDKに対応していますか？
Silvacoは、ams AG、GlobalFoundries、ON Semiconductor、TSMC、Tower Semiconductor、UMC、X-FABの7つのファウンドリと提携しています。対応状況はプロセスノードによって異なり、公開PDK一覧にはその一例が掲載されています。対象ノードが掲載されていない場合は、評価を計画する前にお問い合わせください。
設計ポートフォリオはSilvacoの製造ツールとどのように連携しますか？
回路フローがすでに読み込める2種類のファイルを介して連携します。Utmost IVは、Eldo、HSPICE、LTspice、QSpice、SmartSpice、Spectreが読み込めるSPICEモデルを出力します。Victory RCxはシミュレーションした3D構造から寄生成分を提供するため、どちらも現在使用するシミュレータへデータを渡せます。
ポートフォリオはどのように評価できますか？
セルフサービスの試用版はないため、ダウンロードではなく、お客様自身の設計を使用して評価します。アプリケーションエンジニアの支援を受け、お客様のハードウェアとデータでライセンス評価を実施します。適用されるEvaluation License Agreementと相互秘密保持契約は公開されているため、法務部門が事前に確認できます。