新機能Design Explorerを使ったアナログ回路設計とポストレイアウト・シミュレーション
配信開始日: 2023年10月13日
回路図エディタGatewayの新オプションであるDesign Explorerを使ったポストレイアウト・シミュレーションフローをご紹介します。
回路設計とSPICEシミュレーション、レイアウトと寄生素子抽出、そして回路図へのバックアノテーションの流れを、シルバコツールによる統合フローとしてシームレスな環境をご提案します。
内容
- 全体フロー
- 新機能Design Explorer
- 回路図設計（Gateway、SmartSpice）
- レイアウト設計（Expert、Hipex）
- ポストレイアウト・シミュレーション（Gateway、Design Explorer）
プレゼンタ
株式会社シルバコ・ジャパン
シニア・アプリケーションエンジニア 長谷川 敦
長谷川敦は、1999年シルバコ・ジャパンに入社以来、Gatewayを中心としたアナログ回路設計ツールのアプリケーションエンジニアとして、米国開発部との連携、国内ユーザサポート、PDK管理に従事しています。
対象
- アナログ回路やレイアウト設計者で、ポストレイアウト・シミュレーションにご関心の方
- 一社による統合アナログデザイン設計環境にご関心の方
- SmartSpice、Gateway、Expert、Hipexをご利用の方
[日本時間]
開催日: 2023年10月12日
配信: オンライン
開催時間: 13:00-13:30 JST
言語: 日本語