How to Improve Physical Verification Productivity with SmartDRC/LVS
配信開始日: 2022年2月18日
物理検証は、LSI設計において最もクリティカルなステージです。SmartDRC/LVSは、アナログ、デジタル、ミックスドシグナルICなどを対象とする新しい物理検証ツールであり、デザイン・ルール・チェック（DRC）、レイアウトの接続性抽出、レイアウト vs スケマティック（LVS）比較などを行います。独自のマルチCPUアーキテクチャにより、高いパフォーマンスとキャパシティ、複雑な形状の正確な処理、そして高速でインタラクティブな検証と直感的なデバッグにより優れた生産性を実現しています。SmartDRC/LVSのルール・デッキはシリコン・プルーブンで、ファウンドリの認証を受けています。
SmartDRC/LVSは、シルバコのレイアウト・エディタExpertおよび回路図エディタGatewayに統合されています。これにより設計上の問題やデザイン・ルール違反をピンポイントで可視化し、迅速に解決することができます。SmartLVSでは、レイアウトからネットリストを抽出し、回路図とレイアウトを相互に比較する機能を提供します。
内容
- SmartDRC/LVSがいかに物理検証の生産性と精度を向上させるか
- 進捗や結果を確認できるSmartRDEのGUIとデバッグ環境
- SmartDRC/LVS PWRL (Power-L) ルール言語
- 革新的なOne-Shot™レイアウト・スキャン技術による、リニアに近いスケーリング手法と実行時間予測
プレゼンタ
Alex Grudanovは、シルバコのAdvanced R&D Senior Directorで、シルバコが買収したPOLYTEDA CLOUD LLCのCEO兼共同創業者です。AlexはクラウドSaaS EDAのパイオニアであり、ウクライナの中小企業で初めて欧州委員会からH2020 Phase2の助成金を獲得したCEOです。
対象:
IP、回路、CAD、SoC そしてシステム・デザインのエンジニア、プロダクト・マネージャおよびエンジニアリング・マネージャ
[日本時間]
開催日: 2022年2月18日
配信: オンライン
開催時間: 3:00-3:30 JST
言語: 英語