その他のIP

ホーム > 製品とワークフロー > AIを活用した設計 > Design IP > その他のIP

その他のIP：デバッグおよびテスト向けIEEE 1149.7 TAPコントローラ

ピン数が不足していますか？SilvacoのIEEE 1149.7 TAPコントローラは、2本のピンでSoCのテストとデバッグを行います。チップにすでにあるIEEE 1149.1テストロジックに直接接続できます。

IPの専門家に相談
製品概要をダウンロード

2ピンまで削減するJTAG IP
すべての1149.7クラスに対応

コントローラはIEEE 1149.7-2009が定義する6つのクラスすべてに対応します。構成時に
ハードウェアオプションを選択し、チップのIEEE 1149.1ロジックはそのまま維持できます。

T0からの全機能を提供

IEEE Std 1149.7-2009の必須およびオプションの全機能、コマンド、レジスタを提供します。クラスT0ではIEEE 1149.1に厳密に準拠しながら、1つのチップ上の複数の1149.1 TAPを処理できます。

テストとデバッグを2ピンで実行

クラスT4からは、すべての信号をTMSCとTCKCで伝送します。TDIとTDOはパッケージから省略するか、他の用途に割り当てることができ、残る2本でテストとデバッグの両方を実行します。複数のコントローラが必要な場合、クラスT3は4線式スター接続に対応します。

スキャンパスを短縮

クラスT2では、スキャンがチップのシステムテストロジックをバイパスでき、命令レジスタとデータレジスタのスキャンを1ビットのパスに短縮します。クラスT5は最大2チャネルの非スキャン転送を可能にし、チャネル当たり最大16のオンチップクライアントに対応します。

小規模で、ポートで保護

標準的な90 nmプロセスでは、クラスT4で約2,500ゲートです。T5の全データチャネルを追加すると、さらに約1,300ゲートが必要です。パワーダウン対応はオプションで、デバッガをホット接続した際には、ファイアウォールがオンチップテストロジックへのTCKを遮断します。

SoCにおける電源管理IPの適用分野

SoCのデバッグおよびテストアクセス

デバッガとテスト装置が、同じ2ピンポートからアクセスします。

JTAGベースの量産テスト

IEEE 1149.1のテストフローを維持し、T2のバイパスでスキャン時間を短縮します。

ピン数に制約のある設計

クラスT4では、TDIとTDOを他の用途に利用できます。

製品番号70006の提供内容

製品番号70006は、合成可能なVerilogソースとして提供されます。パッケージには、統合用テストベンチとその
テスト、ドキュメント、一般的なEDAツールでシミュレーションと合成を実行するスクリプトも含まれます。
製品概要の閲覧にフォーム入力は不要です。

70006

IEEE 1149.7 TAPコントローラのSilvaco製品番号

T0–T5

IEEE 1149.7の全クラスに対応

2ピン

クラスT4でテストとデバッグを統合

約2,500ゲート

標準的な90 nmプロセスのクラスT4

製品概要 · PDF

2026年夏

IEEE 1149.7 Compact TAP

6つのクラス、インターフェース信号、構成可能なオプション、全成果物の一覧。

利用可能なピン数に合わせてポートを構成

割り当て可能なピン数からご検討ください。IPスペシャリストが、その条件と現在のチップの
テスト・デバッグ方法に適したIEEE 1149.7クラスをご案内します。同じご相談で、ライセンス、評価、お使いの
ファウンドリでの提供状況についてもご確認いただけます。

IPの専門家に相談
製品概要をダウンロード

IEEE 1149.7 TAPコントローラのライセンス取得前に

TAPコントローラとは何ですか？

すべてのJTAGポートの背後にあるステートマシンです。TAP（test access port：テストアクセスポート）コントローラは、外部のテスト・デバッグツールからチップへアクセスし、テストロジックを通して命令とデータをシフトさせます。SilvacoのIEEE 1149.7 TAPコントローラは、通常の4～5ピンではなく2ピンで同じ役割を果たします。

現在のフローをどこまで維持したいかによります。Expertは既存のVirtuosoテクノロジーファイルのデータをインポートし、OpenAccessを双方向に扱い、サインオフDRCをCalibre RealTimeに引き渡します。お客様自身のレイヤーで、自社のブロックを1つ使用することが、公正な評価方法です。

はい。ツールを1つずつライセンス利用でき、更新とサポートも含まれます。期間ライセンスはツールごとに1年、2年、3年で提供され、サーバーからネットワーク全体で共有できます。価格は公開していないため、まずチームに必要な1つのツールについてお問い合わせください。

はい。Cadence、Siemens EDA、SynopsysはいずれもSilvacoのEDAパートナーです。SmartSpiceはHSPICEとSpectreのデッキをそのまま扱い、ExpertはGDSII、OASIS、LEF/DEF、OpenAccessでレイアウトを受け渡します。Jivaro Proは、任意の抽出ツールによるDSPF、SPEF、Calibre Viewの寄生成分を削減します。

2つのグループがあり、そのうち1つはMixelのMIPIチームが1998年から開発しています。Mixel PHY IPはMIPI D-PHY、C-PHY、CSI-2、DSIをカバーし、9つのファウンドリ、12のノードでシリコン実証済みです。基盤IPとシステムIPには、スタンダードセル、SRAM、ROM、レジスタファイルのコンパイラ、およびAMBA、I3C、車載ブロックが含まれます。

Silvacoは、ams AG、GlobalFoundries、ON Semiconductor、TSMC、Tower Semiconductor、UMC、X-FABの7つのファウンドリと提携しています。対応状況はプロセスノードによって異なり、公開PDK一覧にはその一例が掲載されています。対象ノードが掲載されていない場合は、評価を計画する前にお問い合わせください。

関連情報

AMBA IP

AMBAオンチップバス向けのコアとサブシステム

組み込みプロセッサ

19Kゲートからの32ビットColdFireおよび8ビット8051コア

ファウンデーションIP

低消費電力オプションを含むスタンダードセルとメモリコンパイラのライブラリ

Design IPの全製品

MIPI PHYを含む、SilvacoのすべてのIPファミリ