用語集

ホーム > リソース > 用語集

半導体設計・シミュレーション用語集

TCAD、FastSPICEからPDK、MIPI PHYまで、プロセス、デバイス、回路、IPの業務で使う用語を、簡潔かつ正確に定義しています。各用語を扱うSilvacoのページも紹介します。

ファウンドリ・PDK対応を確認
パートナーへの参加を申請

#

先端パッケージング
先端パッケージングは、2つ以上のダイを1つのパッケージに組み合わせます。ダイをインターポーザ上に並べるか、垂直に積層し、シリコン貫通ビア、マイクロバンプ、ハイブリッド接合で接続します。設計を複数のダイに分割すると、接合部が課題になります。各接合部の熱、機械的応力、信号品質は、単なる組み立てではなく、設計上の判断事項となります。
Covered on 先端パッケージング
Related terms
<p>寄生成分抽出\nTCADシミュレーション<br /> 寄生成分抽出\nTCADシミュレーション</p>
原子レベルのデバイスシミュレーション
原子レベルのデバイスシミュレーションは、デバイスを滑らかな連続体ではなく、結晶格子上の個々の原子として扱います。バンド構造、量子閉じ込め、ひずみは、平均化した材料値ではなく、原子配列そのものから得られます。新材料や幅が数ナノメートルのチャネルなど、連続体モデルのフィッティング済みパラメータがまだない場合に必要です。
Covered on Victory Atomistic
Related terms
TCADシミュレーション
計算リソグラフィ
計算リソグラフィは、マスクパターンが実際にどのように転写されるかをシミュレーションし、設計者が描いた形状がウェハ上に現れるまでマスクを変更します。その作業の多くをプロセス近接効果補正が担います。露光、レジスト、エッチングの各工程がパターンを変形させるため、ソフトウェアがマスクエッジを移動して補償し、マスクを確定する前に再シミュレーションします。
Covered on リソグラフィ
Related terms
<p>プラズマシミュレーション\nプロセス近接効果補正</p>
デジタルツイン
製造工場におけるデジタルツインは、シミュレーション出力とウェハ測定データで学習した実プロセスのモデルです。注入ドーズやアニール時間を変更すると、構造、デバイス挙動、歩留まりへの影響を予測します。スプリットロットで得られる答えを得ることができ、変更が妥当と判断されて初めてウェハを流します。
Covered on FTCO
Related terms
<p>Fab Technology Co-Optimization (FTCO)\nサロゲートモデル</p>
高シグマ解析
高シグマ解析は、4～6シグマ、またはさらにまれな故障率でも回路が仕様を満たすことを確認します。1つのダイ上に数百万回複製されるセルには、こうした解析が必要です。メモリビットセルでは7シグマを満たす必要がある場合があり、通常のモンテカルロ法で示すには数十億回の計算が必要になり得ます。VarManは限られた回数のシミュレーションでこれを実現します。
Covered on VarMan
Related terms
<p>SPICEシミュレーション\nばらつきを考慮した設計</p>
メモリコンパイラ
メモリコンパイラは、オンチップメモリの生成ツールです。ワード数、ワード当たりのビット数、カラムマルチプレクサ、電力オプションを設定すると、その仕様に正確に合うインスタンスを、レイアウトとモデル一式とともに生成します。アレイを手作業で描く必要はありません。Silvacoのメモリコンパイラは、シングル・デュアルポートSRAM、1・2ポートレジスタファイル、ROMをカバーします。
Covered on メモリコンパイラ
Related terms
<p>基盤IP\nSRAMコンパイラ</p>
寄生成分抽出
寄生成分抽出は、各配線、ビア、コンタクトによってレイアウトに加わる不要な抵抗と容量を求めます。結果のネットリストは、回路図で想定した動作ではなく、製造されたチップの実際の挙動を表します。フルチップ抽出向けのSilvacoツールはHiPerです。
Covered on HiPer
Related terms
<p>EDAソフトウェア\nIRドロップ解析\n寄生成分削減</p>
寄生成分削減
寄生成分削減、またはRC削減は、指定した誤差範囲内に電気的挙動を保ちながら、抽出ネットリストの抵抗、容量、インダクタの数を大幅に減らします。これにより、レイアウト後シミュレーションをはるかに小さいネットリストで実行し、同じ結果を得られます。Jivaro Proは、特許取得済みの数学的手法で削減を行います。
Covered on Jivaro Pro
Related terms
<p>寄生成分抽出\nSPICEシミュレーション</p>
光シミュレーション
光シミュレーションは、実際のデバイス形状内でMaxwell方程式を解き、光の伝搬を予測します。集積フォトニック構造の寸法は数波長程度しかないため、レイトレーシングでは不十分です。構造全体の電磁場を求める必要があります。FDTDなどの全波解析法がこれを行います。この用途向けのSilvaco製品はX-PIC Pro Photonicsです。
Covered on フォトニクス
Related terms
TCADシミュレーション
物理検証
物理検証は、テープアウト前にICレイアウトへ実施する最後の検査群です。デザインルールチェック（DRC）は、すべての形状をファウンドリの幅、間隔、重なりのルールと照合します。Layout Versus Schematic（LVS）は、描かれた接続が回路と一致し、短絡、断線、浮遊ネットがないことを確認します。SilvacoのフローではSmartDRC/LVSが両方を実行します。
Covered on SmartDRC/LVS
Related terms
<p>EDAソフトウェア\nプロセスデザインキット（PDK）</p>
プラズマシミュレーション
プラズマシミュレーションは、エッチング・成膜チャンバ内のプラズマを、平均温度を持つ単一の気体ではなく、個々の粒子としてモデル化します。Particle-in-Cell法により、イオン、電子、中性粒子を、それらが生成する場の中で移動させ、衝突を追跡します。平均化したモデルでは捉えられない、ウェハに到達するイオンのエネルギーと入射角を得られます。
Covered on プラズマ
Related terms
<p>計算リソグラフィ\nTCADシミュレーション</p>
プロセス近接効果補正
プロセス近接効果補正（PPC）は、描いたとおりの形状が転写されるようマスクを調整します。露光、レジスト、エッチングはすべてエッジを移動させ、特にパターンが密集する場所で影響が大きくなります。そのままでは、線が短く、細くなったり、角が丸まったりします。PPCはその変化をモデル化し、相殺するようマスクエッジにバイアスを与えます。SilvacoのPPC製品名はProcess Proximity Compensationです。
Covered on Process Proximity Compensation
Related terms
計算リソグラフィ
スタンダードセルライブラリ
スタンダードセルライブラリは、インバータからフリップフロップまでのロジックセル群で、合成ツールや配置配線ツールがデジタルブロックの構築に使用します。セルは配置行に並べられるよう共通の高さを持ち、特定のプロセス向けのタイミング・電力データが付属します。SilvacoのライブラリはCORE、Power Management IP（PMI）、ECOの各セットとして提供され、マルチVtオプションを備えています。
Covered on スタンダードセル
Related terms
<p>基盤IP\nメモリコンパイラ\n半導体IP</p>
サロゲートモデル
サロゲートモデルは、時間のかかる物理シミュレーションの結果そのもので学習し、その代わりを務めます。プロセス設定を入力すると、構造、デバイス指標、完全なI-V曲線など、シミュレータが出す結果をリアルタイムで返します。適用範囲は学習データによって制限されます。その範囲内で使用し、範囲外ではシミュレータに戻る必要があります。
Covered on サロゲートモデリング
Related terms
<p>デジタルツイン\nFab Technology Co-Optimization (FTCO)\nTCADシミュレーション</p>
ばらつきを考慮した設計
ばらつきを考慮した設計とは、少数の代表的なコーナーだけでなく、実際のシリコンのばらつき全体で回路が仕様を満たすことを証明することです。FinFETとFD-SOIのノードでは、電源電圧としきい値電圧が低下しました。その結果、ばらつきの影響が十分に大きくなり、膨大なモンテカルロ解析が日常的に必要になりました。VarManとVarMan XMAは、総当たり法よりはるかに少ないシミュレーションで同じ結果を得ます。
Covered on VarMan
Related terms
<p>高シグマ解析\nSPICEシミュレーション</p>

A

AMBA
AMBAは、ArmのAdvanced Microcontroller Bus Architectureで、プロセッサ、メモリ、周辺回路をチップ上で接続するためのオープンなバス標準です。AXIは高帯域幅のトラフィック、AHBはシステムバス、APBは低速な周辺回路を担当します。SilvacoはAMBAコアと完全なサブシステムをライセンス提供しています。これにより、SoCチームに広く知られたバスを介してブロックを接続できます。
Covered on AMBA
Related terms
<p>I3C\nインターフェースIP\n半導体IP</p>

C

CSI-2とDSI
CSI-2とDSIは、画像データを扱う2つのMIPIプロトコルです。Camera Serial Interface（CSI-2）はイメージセンサから画素データを取り込みます。Display Serial Interface（DSI）はパネルへ画素データを送ります。どちらもD-PHYまたはC-PHYの物理層上で動作するため、CSI-2レシーバという名称から、その役割が分かります。
Covered on MIPI
Related terms
<p>MIPI\nMIPI C-PHY\nMIPI D-PHY</p>

E

EDAソフトウェア
EDAソフトウェア（電子設計自動化）は、集積回路を回路図からテープアウトまで進めるツールを総称します。回路のシミュレーション、レイアウトの作成、寄生成分の抽出、ファウンドリルールとの照合は、すべてEDAの業務です。Silvacoは各工程向けのツールを提供しています。TCADシミュレーションは、その一段下のプロセスとデバイスを扱います。
Covered on 製品とワークフロー
Related terms
<p>寄生成分抽出\n物理検証\nSPICEシミュレーション\nTCADシミュレーション</p>

F

Fab Technology Co-Optimization (FTCO)
Fab Technology Co-Optimization（FTCO）は、TCAD専門家の介在なしに、製造・プロセスエンジニアへTCAD水準の解析結果を提供します。FTCOは、物理シミュレーションとお客様自身の測定データを用いて非線形モデルを学習し、プロセスのデジタルツインとして機能できる精度まで一致させます。その後は、リアルタイムに結果を得られます。
Covered on FTCO
Related terms
<p>デジタルツイン\nサロゲートモデル\nTCADシミュレーション</p>
FastSPICE
FastSPICEは、回路シミュレーションの精度をわずかに抑える代わりに、扱える規模を大幅に拡大します。回路をパーティションに分割し、活発な部分は頻繁に、変化の少ない部分は低頻度で解き、変化をイベントとして部分間で受け渡します。これにより、メモリアレイ全体やディスプレイパネル全体をシミュレーションできます。SmartSpice Proは、Silvacoの回路シミュレーション製品群におけるFastSPICEエンジンです。
Covered on SmartSpice Pro
Related terms
SPICEシミュレーション

I

基盤IP
基盤IPは、フィジカルIPとも呼ばれ、チップを構成するための設計済みブロックを指します。ロジックにはスタンダードセル、オンチップメモリにはメモリコンパイラ、パッドにはI/Oセルを使用します。Silvacoの基盤IPは、スタンダードセル、メモリコンパイラ、インターフェースIP、低消費電力の基盤IPをカバーします。各IPは、特定のファウンドリプロセス向けに提供されます。
Covered on 基盤IP
Related terms
<p>インターフェースIP\nメモリコンパイラ\nSRAMコンパイラ\nスタンダードセルライブラリ</p>
I3C
MIPI AllianceのI3Cは、I2CとSPIのリンクを1つのインターフェースにまとめるために設計された2線式センサバスです。さらに、動的アドレス割り当て、インバンド割り込み、高速データモードを備えます。SilvacoのI3C IPは、I3C Basicを含むI3C v1.1に準拠しています。APBホストインターフェースを介してSDR、DDR、HDR-BT転送を処理します。
Covered on I3C
Related terms
<p>AMBA\nインターフェースIP\nMIPI</p>
インターフェースIP
インターフェースIPは、チップ内外へ信号を伝達するライセンス提供回路です。パッケージに最も近いのはI/Oセルで、SilvacoはESD保護を備えた汎用I/Oと2 Gbps LVDS I/Oを提供しています。その上位に、MixelのMIPI D-PHYなどの物理層や、ロジックと通信するAMBA、I3Cなどのオンチップバスコントローラがあります。
Covered on インターフェースIP
Related terms
<p>AMBA\nI3C\nLVDS\nMIPI</p>
IRドロップ解析
IRドロップ解析は、電流が各トランジスタへ到達するまでに、チップの電源網自身の抵抗によって電源電圧がどれだけ低下するかを調べます。パッケージピンから各デバイスまでその低下を追跡し、回路の速度低下や誤動作につながるほど電圧が下がる箇所を特定します。InVarは、電力とエレクトロマイグレーションの確認と併せて実行します。
Covered on InVar
Related terms
<p>寄生成分抽出\nSPICEシミュレーション</p>
ISO 26262
ISO 26262は、道路車両の電気・電子システムに対する機能安全要件を定めています。各安全目標には、最も低いASIL AからASIL DまでのAutomotive Safety Integrity Levelが割り当てられます。ライセンスIPを安全機能に組み込む場合は、Part 8の使用実績による証明、または安全マニュアルを伴う認証済み開発など、裏付けとなる証拠が必要です。
Covered on 車載半導体
Related terms
半導体IP
半導体IP
半導体IPは、他社のチップで使用するためにライセンス提供される、設計・検証済みの回路ブロックです。スタンダードセルやメモリコンパイラなどの基盤IPから、MIPI PHYやAMBAバスコントローラなどのインターフェースIPまでを含みます。多くのチップに共通するブロックはライセンスで導入し、チームは自社製品に固有の部分を設計します。
Covered on Design IP
Related terms
<p>AMBA\n基盤IP\nインターフェースIP\nMIPI</p>

L

LVDS
LVDS（低電圧差動信号伝送）は、1対の配線間の小さな電圧差として各ビットを送信します。これにより、高いデータレートでも消費電力と電磁干渉を低く抑えられます。標準はTIA/EIA-644で定義されています。Mixelからは、LVDSシリアライザ、対応するデシリアライザ、D-PHY/LVDSコンボ製品をライセンスできます。
Covered on LVDS
Related terms
<p>インターフェースIP\nMIPI D-PHY</p>

M

MIPI
MIPIは、MIPI Allianceが策定したインターフェース仕様群で、携帯電話、車載機器、カメラや画面を持つ各種デバイス内の短距離高速接続向けです。各プロトコルは、ライセンスを取得する物理層（PHY）上で動作します。Silvacoの一員であるMixelは、1998年からMIPI PHYを設計しており、D-PHY、C-PHY、M-PHYを提供しています。
Covered on MIPI
Related terms
<p>CSI-2とDSI\nI3C\nMIPI C-PHY\nMIPI D-PHY\nMIPI M-PHY\n半導体IP</p>
MIPI C-PHY
MIPI C-PHYは、トリオと呼ばれる3線のグループを使い、3相シンボルとして画像データを送るMIPI物理層です。クロックはシンボル遷移に埋め込まれるため、別途クロックレーンを配線する必要がありません。SilvacoのC-PHY IPはMixelが提供し、単独またはC-PHY/D-PHYコンボとしてCSI-2とDSIのデータを伝送します。
Covered on MIPI C-PHY
Related terms
<p>CSI-2とDSI\nMIPI\nMIPI D-PHY</p>
MIPI D-PHY
MIPI D-PHYは、CSI-2カメラリンクとDSIディスプレイリンクの下位にある物理層です。クロックレーンと1本以上のデータレーンを使用し、高速バースト間は低消費電力状態で待機します。MixelのD-PHY IPは、送信器、受信器、または量産テスト向けのTX+・RX+バージョンとしてライセンスできます。
Covered on MIPI D-PHY
Related terms
<p>CSI-2とDSI\nLVDS\nMIPI\nMIPI C-PHY</p>
MIPI M-PHY
MIPI M-PHYは、携帯電話とUFSフラッシュストレージの接続やチップ間接続など、低消費電力が重要なリンク向けのMIPIシリアル物理層です。データは高速（HS）ギアで伝送します。低速のPWMギアは低速信号伝送を担い、バースト間は休止するため、データ伝送時だけ電力を消費します。Silvacoがライセンス提供するM-PHY IPはMixelの設計です。
Covered on MIPI M-PHY
Related terms
<p>MIPI\nMIPI D-PHY</p>

P

プロセスデザインキット（PDK）
ファウンドリのプロセスデザインキット（PDK）は、1つのプロセスで設計者が必要とするトランジスタモデル、設計ルール、DRC・LVSデッキ、レイアウトセルをまとめたものです。ツールがこれを読み込むことで、作成するレイアウトの製造可能性を確保します。Silvacoはツールが対応するPDKの一例を公開しており、ファウンドリにはArm、Tower Semiconductor、X-FABなどが含まれます。
Covered on プロセスデザインキット
Related terms
<p>基盤IP\n物理検証\nSPICEモデル抽出</p>

S

SPICEモデル抽出
SPICEモデル抽出は、測定またはシミュレーションによるデバイスデータを、回路シミュレータが必要とするパラメータに変換します。プローブステーションまたはTCADから得た電流-電圧曲線と容量曲線を出発点とします。その後、標準コンパクトモデル（例えばBSIM、HSPICE、PSP）が曲線を再現するまでフィッティングします。SilvacoではUtmost IVで行います。
Covered on Utmost IV
Related terms
<p>SPICEシミュレーション\nTCADシミュレーション</p>
SPICEシミュレーション
SPICEシミュレーションは、コンパクトデバイスモデルを用いて回路ネットリストを解き、すべてのノードの電圧と、すべての枝の電流を求めます。DC動作点の解析、周波数スイープ、時間に沿った解析が可能です。アナログの信号品質は、すべてこの解析に依存します。これより抽象度の高い手法では、PLLのジッタやバンドギャップ回路のオフセットを確認できません。
Covered on 回路シミュレーション
Related terms
<p>EDAソフトウェア\nFastSPICE\nSPICEモデル抽出</p>
SRAMコンパイラ
SRAMコンパイラは、スタティックRAM向けのメモリコンパイラです。ブロックに必要な容量、ワード幅、カラムマルチプレクサを入力すると、手描きのアレイの代わりに、特性評価・レイアウト済みのインスタンスを出力します。Silvacoのシングル・デュアルポートSRAMコンパイラは、特定のファウンドリプロセスを対象としています。そのプロセスで提供される電力モードから選択できます。
Covered on SRAMコンパイラ
Related terms
<p>基盤IP\nメモリコンパイラ\n半導体IP</p>

T

TCADシミュレーション
TCADシミュレーションはtechnology computer-aided designの略で、半導体デバイスの製造過程と完成後の性能を物理に基づいてモデル化します。プロセスシミュレーションは、注入、酸化、エッチング、成膜を順に実行して仮想構造を構築します。デバイスシミュレーションは、その中のキャリア輸送を解き、ウェハが存在する前に電流、容量、自己発熱、降伏電圧を予測できるようにします。
Covered on TCAD
Related terms
<p>原子レベルのデバイスシミュレーション\nEDAソフトウェア\nFab Technology Co-Optimization (FTCO)\nSPICEモデル抽出</p>

関連情報

企業情報のすべて

TCAD

注入工程から降伏電圧までのプロセス・デバイスシミュレーション。

AIを活用した設計

SPICE・FastSPICEシミュレーション、カスタムIC設計ツール、ライセンスIP。

Design IP

SoC向けにライセンスできるMIPI、LVDS、AMBA、I3C、基盤IP。

ソリューション

対象市場、または必要な手法からお探しください。

リソース

ウェビナー、論文、アプリケーション例、技術ライブラリ。