Cello：标准单元库迁移和优化
概述
Cello是迁移和优化数字单元库的优秀解决方案，集多种功能于一身并且易于使用，在业界的性能表现突出。它帮助数字CMOS IC设计师定制数字单元库，探索替代器件模型、设计规则、单元架构和工艺迁移的影响。
通过Cello，设计师可以控制和改变所有数字单元的各个属性，对单元参数进行精确调整，以满足最严格的设计要求。
例如，可以根据功耗、频率和面积的要求来调整晶体管尺寸和高度，客户可以在推荐规则和实际需求之间对DFM进行权衡，从而在不增加总单元面积的情况下优化版图的良率。
Cello包含优化和迁移标准单元库所需的全套工具。它完善了现有的设计流程，并提供了综合电路所需的所有内容。
主要优势
- 消除或显著减少版图设计的手动工作
- 显著提高生产力
- 确保版图、端口的连接和模块之间的连接的正确性
- 支持对不同维度的进一步探索（单元的设计结构、设计规则、设计尺寸、DFM规则）
- Cello可以对不同结构的标准单元、不同的技术节点以及不同的代工厂之间对版图进行迁移
- 轻松扩展您的标准单元库组合
- 重复使用版图
- 交互式的版图修改和优化
- 结构化的工作流程，新版图工程师两周时间就可以学会使用
主要特点
- 快速设置工艺参数和制造设计规则，在使用第一周内就可清除掉版图中的DRC错误。
- 支持先进的工艺技术，包括满足敏感的间距要求和包含规则、选择最优的形状组合、支持自对准双重成像技术（SADP）和局部互连等。
- 可以并行处理进程，提高了工作效率。
- 与先进的第三方DRC、LVS和LPE工具集成，在对客户现有流程干扰最小的情况下提供高质量版图的设计方案。
- GDSII文件或自动生成的版图可以在开始就按照合理的驱动能力和输入激励的斜率来设计，以保证最后一级输出的速度和驱动能力达到要求。
- 使用Tcl脚本，灵活实现定制版图的需求。
- 支持Cadence Virtuoso插件。
高级版图的迁移流程
- 使用单元模板来配置预定义的形状、布线参数、标准单元的高度、栅极间距、P/N比、电源线的尺寸和位置等。
- 调整晶体管大小以满足新模板或驱动强度的要求，还可以通过改变栅极的长度来满足低功耗的要求。
- Cello支持多种版图迁移方法，包括基于表达式的输入到基于GDS的版图迁移，具体取决于从特征中抽取多少版图，支持的应用很广泛。
- 全脚本接口可以灵活的将Cello集成到现有的设计流程中，并通过迭代循环实现设计目标。
完整性
全自动版图拓扑生成，使用先进的优化算法，可最大限度地减少单元面积和寄生效应。优化策略包括：
- 对标准单元输入端的顺序和扩散区的设计进行优化。
- 通过对晶体管尺寸的计算和产生的难度的计算来合成管级网表。
- 用户可以定义拓扑图的生成器来匹配版图的原始高级参数:
- 连接点的阵列
- 单晶体管和折叠晶体管配置
- 布线首选项和模式限制/容差
- 输入和输出端口引导和阻塞
- 高级专有精简引擎：
- 自适应拓扑驱动的精简策略
- 设计规则可以支持先进的CMOS工艺和用户设定的约束
- 可以并行处理spice仿真和生成版图：
- SUN® 网格引擎（SGE）
- 多线程和单线程处理
- 内置验证，包括：
- 检查版图的功能和布尔定义的是否一致
- 与独立QA的外部物理验证接口
- 通过外部验证工具进行DFM分析和评分
数字单元类型
- 缓冲器（反相、非反相、时钟）
- 布尔组合（AND、OR、NAND、NOR、AOI、OAI、OA、AO、MUX）
- 运算（异或、全加、半加）
- 顺序（锁存器、时钟门、D型触发器，以及扫描输入、设置和复位的任意可选组合）
- 其他（连接单元、填充单元、天线、二极管、ECO门）
- 基于布尔方程的用户定义复杂门电路
- SPICE网络列表中的用户定义单元格
- 电源管理（电平移位器、页眉、页脚和常开单元）
输入
- 包含制造设计规则的Silvaco技术文件
- SPICE网络列表
- GDSII（图形设计系统II）
输出
- LEF（图书馆交换格式）
- GDSII单元布局
- 单元的电路图
On-Chip Variation and the Sign-off Timing Flow: An Industry Perspective
Nanometer Library Characterization: Challenges and Solutions
Standard Cell Layout Migration and Optimization