Analog Custom IC Design Solution

Full-featured Circuit Design, Layout and Simulation​

Production Proven at Mature and Advanced Nodes​

Leading Parasitic Reduction Tool​

Advanced Variation Analysis​

Fast, Accurate Substrate Noise Extraction & Modeling

Analog Custom IC Design Solution

Full-featured Circuit Design, Layout and Simulation​

Production Proven at Mature and Advanced Nodes​

Leading Parasitic Reduction Tool​

Advanced Variation Analysis​

Fast, Accurate Substrate Noise Extraction & Modeling

아날로그 IC-CAD 전체 디자인 플로우

실바코는 디자인 캡처, 회로 시뮬레이션, 레이아웃 디자인, 물리적 검증, 기생성분 추출 및 감축과 통계적 변동 분석, IR, EM, 열 분석을 포함한 포스트-레이아웃 분석 등, IC-CAD 전체 디자인 플로우를 제공합니다.

1

Gateway Schematic Capture

2

Expert Layout Editor

3

SmartDRC/LVS Physical Verification

4

Hipex Parasitic Extraction

5

Sipex Substrate Parasitic Extraction

6

SmartSpice Circuit Simulator

7

SmartView Waveform Analyzer

8

Jivaro Parasitic Reduction for Fast, Accurate Simulation

9

Parasitic Analyzer and Debugger

10

SiCure IR, EM and Thermal Analysis

11

VarMan Statistical Variation and Yield Analyzer

12

Utmost IV Device Characterization and SPICE Modeling

스키매틱 에디터

Gateway는 직관적인 편집 기능, 복잡한 대규모 계층 디자인 또는 플랫 디자인 지원, 기존 넷리스트에서 심볼 자동 생성, 업계 표준 넷리스트 및 인터페이스 형식에 대한 지원 등을 갖춘 생산적인 환경입니다. 실바코의 TCAD 및 아날로그 커스텀 디자인 툴과 긴밀하게 연결됩니다.

아날로그 시뮬레이션

SmartSpice는 고성능 병렬 SPICE 시뮬레이터로서, 능동 소자 모델 및 Verilog-A 컴팩트 모델링을 제공하며, 스키매틱, 레이아웃, TCAD 분석 툴과 긴밀하게 연결됩니다. 복잡한 고정밀 아날로그, 믹스드 시그널 회로 시뮬레이션, 메모리, 커스텀 디지털 설계 및 최신 반도체 공정의 셀 라이브러리 특성화 등에 적용할 수 있는 검증된 통합 솔루션입니다.

레이아웃 에디터

Expert는 아날로그, 믹스드 시그널, RF, 디지털 회로에서 다양한 실리콘 기술에 사용할 수 있는 계층식 IC 레이아웃 툴입니다. 실바코의 커스텀 IC 설계 제품군의 핵심으로서, Expert는 Gateway 스키매틱 디자인 툴 및 SmartDRC/LVS 물리 검증 환경과 원활하게 연결됩니다. Calibre® RealTime은 필요에 따라 대화식으로 연결되어, 사인 오프 품질의 DRC를 제공합니다. Expert의 직관적인 인터페이스, 손쉬운 설정 및 대화식 규칙 검사를 통해 레이아웃을 정확하고 신속하게 작성하여 테이프 아웃할 수 있습니다.

DRC/LVS 물리적 검증

SmartDRC/LVS은 설계 규칙 검사 (DRC), 레이아웃 연결성 추출 및 레이아웃과 스키매틱의 비교 (LVS) 등, 아날로그, 디지털, 믹스드 시그널 IC에 대한 물리적 검증을 수행합니다. 신속한 대화식 검증과 직관적인 디버깅과 함께 멀티 CPU, 복잡한 형상의 정확한 처리 및 우수한 생산성을 활용하여 탁월한 성능을 제공합니다.

전체 칩의 기생성분 추출

Hipex는 아날로그, 믹스드 시그널, 메모리 IC, SoC 디자인의 계층형 레이아웃으로부터 기생 캐패시턴스와 저항을 추출하기 위해 빠르고 정확한 솔루션을 제공합니다. 실바코의 물리적 IC 설계 검증 플로우의 일부분으로서, DRC/LVS 및 RC 기생성분 추출을 위해 Expert 레이아웃 에디터와 긴밀하게 연결됩니다. Hipex는 빠른 패턴 매칭과 필드 솔버 모드를 지원합니다.

기판 기생 추출

mmW 및 5G 애플리케이션을 위한 RF 프론트 엔드 모듈(FEM) – 저잡음 증폭기(LNA), 전력 증폭기 (PA), RF 스위치 – 개발은 기판의 영향으로 시뮬레이션과 실리콘 측정값 사이의 상관관계가 일정하지 않으므로, 반복적인 작업으로 이어질 수 있습니다. Sipex는 시뮬레이션 시간에 미치는 영향을 최소화하면서 이러한 효과를 정확하고 쉽게 모델링하여, 기생성분을 추출할 수 있습니다.

신뢰성 분석

SiCure는 SmartSpice 엔진을 내장하여 아날로그, 믹스드 시그널 IC 설계에 대한 전력 무결성, EM, IR, 열 분석을 수행합니다. 특허받은 다중 분석 엔진을 통해 상이한 도메인 간의 상호작용을 정확하게 통합하여, 정확한 결과를 산출합니다.

기생성분 감축 및 분석

Jivaro는 넷리스트 감축 플랫폼으로서 시뮬레이션 시간을 단축하고, 정확성은 증가시키며, 메모리 사용량은 감소시킵니다. Viso는 넷리스트의 기생성분을 분석하여 포스트 레이아웃의 설계 문제를 빠르게 디버깅하기 위해, 지연, 저항, 캐패시턴스 값을 찾습니다. Belledonne, Brenner는 레이아웃 기생성분의 추출 (LPE) 플로우를 검증하기 위해 추출한 넷리스트의 레이아웃을 비교합니다.

변동 분석

VarMan은 통계적인 변동을 정확하게 설명하여 설계자가 올바른 결정을 할 수 있게 하는 포괄적인 분석 툴 셋트입니다. 머신 러닝 기술을 채용하여, 아날로그, RF, 표준 셀, IO, 메모리 설계에 효율적이고, 안정적인 솔루션을 제공합니다.

SPICE 모델 생성

실바코의 Utmost IV는 최신 CMOS 및 화합물 반도체 소자의 특성 분석 및 모델링에 대응할 수 있는 업계 최고의 솔루션입니다. 반도체 소자의 특성 분석과 아날로그, 믹스드 시그널, RF 애플리케이션에 대해 고품질의 정확한 SPICE 모델, 매크로 모델, Verilog-A 모델을 생성하기 위한 데이터베이스 중심의 편리한 환경을 제공합니다.

아날로그 커스텀 디자인 자료

Analog Simulation
Analog Custom Design and Analysis
SmartSpiceGateway
Model Generation
Guardian DRC
Utmost IVGuardian LVS
Parasitic Extraction
Expert
Hipex
Gateway – Schematic CaptureJivaro– Parasitic Reduction for Fast, Accurate Simulation
Expert – Layout EditorViso – Parasitic Analyzer and Debugger
Guardian – DRC/LVS/Net Physical VerificationBelledonne – Layout Parastic Extraction Comparison
SmartSpice – Circuit SimulatorVarMan – Statistical Variation and Yield Analyzer
SmartView – Waveform AnalyzerVarMan XMA Option – Full-chip RAM Yield Analyzer
SmartSpice RadHard – Radiation Effects Circuit SimulatorVarMan for Libraries – Library Statistical Functional Verification
SmartSpice Pro– FastSPICE SimulatorUtmost IV– Device Characterization and SPICE Modeling
Hipex – Full-Chip Parasitic ExtractionUtmost IV Quick-Start– Model extraction and Optimization Templates
InVar IR – Drop and Thermal AnalysisTechModeler – Verilog-A Blackbox Device Modeling


동영상

뉴스

블로그

Customer Interview: Why I Rely on SmartSpice

고객의 평가

Kunihisa Ishii
 More customers will be able to use our six-inch silicon foundry with our new 0.35 µm CMOS PDK for Silvaco custom design tools. With our partnership with Silvaco, who have a lot of experience in analog custom design solutions, we will reduce total development costs for our customers and extend our flexible foundry services.