• SPICE Model Generation

Semiconductor Device Modeling for SPICE Simulation

소자 특성화 및 SPICE 모델 추출

소자의 구조가 작아질수록 정확한 모델을 사용하고 소자 처리 성능의 통계적 변화를 제어하는 것이 점점 더 중요해지고 있습니다. 회로 설계자는 RF 및 노이즈 동작뿐만 아니라 DC 동작을 정확하게 예측할 수 있는 모델이 필요합니다. 다양한 공정 기술은 각 공정에 빠르게 적용할 수 있는 다양한 모델이 필요합니다. 모델링 측정에 몇 시간 또는 심지어 며칠이 걸리는 경우, 온도에 따라 자동으로 측정하기 위해 측정 제어 소프트웨어는 프로브 및 계측기와 함께 작동해야 합니다.

실바코의 Utmost IV는 최첨단 CMOS 및 화합물 반도체 소자의 특성화 및 모델링에 대한 과제를 해결하기 위한 업계 최고의 솔루션입니다. 반도체 소자의 특성화를 위해 편리한 데이터베이스 기반 환경을 제공하며, 아날로그, 믹스드 시그널 및 RF 애플리케이션을 위한 정확하고 고품질 SPICE 모델, 매크로 모델 및 Verilog-A 모델을 생성합니다.

새로운 기술을 위한 모델링

오늘날 새로운 반도체 소자를 개발하는 엔지니어들은 새로운 도전에 직면해 있습니다. 트랜지스터의 동작에 맞추기 위해 기존의 표준 SPICE 컴팩트 모델을 사용하는 경우, 어떤 물리적 모델도 새로운 소자의 동작을 맞지 않습니다. 물리적 모델을 개발하는 것은 매우 복잡하고 시간이 오래 걸립니다. TechModeler는 혁신적인 Verilog-A 블랙박스 컴팩트 모델링 방식을 통해 이 문제를 해결합니다. TechModeler 모델링 솔루션은 고유한 컴팩트 모델링 기술을 통해 부족한 물리적 모델을 보완합니다.

SPICE 모델 생성 자료

Isato Ogawa,Tomoharu Yokoyama,Mutsumi Kimura,
“Simulation of neural network using ferroelectric capacitor,”
IEICE Technical Report Vol.117 No.372, No.373 , Dec 2017

Dondee Navarro*, Takeshi Sano*, and Yoshiharu Furui*,
“A Sequential Model Parameter Extraction Technique for Physics-Based IGBT Compact Models,”
IEEE Transactions on Electron Devices, Vol. 60, Issue 2, pp. 580-586, Feb. 2013.
*Silvaco engineer

Masataka Miyake, Dondee Navarro*, Uwe Feldmann, Hans Juergen Mattausch, Takashi Kojima, Takaoki Ogawa, and Takashi Ueta,
“HiSIM-IGBT: A Compact Si-IGBT Model for Power Electronic Circuit Design“,
IEEE Transactions on Electron Devices, Vol. 60, Issue 2, pp. 571 – 579, Feb. 2013.
*Silvaco engineer

SmartSpice 컴팩트 모델 활용

동영상

뉴스

블로그

Customer Interview: Why I Rely on SmartSpice

고객의 평가

Frédéric Masson
 This is the solution we were impatiently awaiting. Simulating a whole memory and analyzing accurately and quickly its yield has been a lastingly longed-for feature. 
Emmanuel Sabonnadiere
 Setting up advanced methods is essential with emerging technologies developed by CEA-Leti and the increase of memories’ needs. If a new method allows characterizing memory designs more quickly at a given condition of use, the entire characterization process that covers all conditions is accelerated