• Expert

Expert Layout Editor

실바코의 Expert™는 아날로그, 믹스드 시그널, RF, 디지털 회로에서 다양한 실리콘 기술에 대해 유연하게 사용할 수 있는 계층식 IC 레이아웃 툴입니다. 실바코의 커스텀 IC 설계 제품군의 핵심으로서, Expert는 Gateway 스키매틱 디자인 툴 및 SmartDRC/LVS 물리 검증 환경과 원활하게 통합됩니다. Calibre RealTime은 요청에 따라 상호 작용으로 링크하여 사인 오프 품질의 DRC를 제공합니다. Expert의 직관적인 인터페이스, 손쉬운 설정 및 대화식 규칙 검사를 통해 정확한 레이아웃을 신속하게 작성하여 테이프 아웃할 수 있습니다.

소개

오늘날 회로 설계자는 복잡하고 변동하는 IC 기술 요청, 검증 및 수정이 필요한 설계 규칙의 증가, 설계 데이터베이스의 막대한 증가 및 항상 타이트한 일정 등의 과제와 마주합니다.

실바코의 Expert Custom IC는 이러한 과제를 해결하여 유연성, 생산성 및 성능을 제공하기 위해 개발되었습니다. Expert는 CMOS, BiCMOS, GaAs 등, 광범위한 IC 기술 요건에 맞게 설정하고, 어떤 각도도 구현할 수 있습니다. 업계 표준 설계 형식을 지원하여, 많이 사용하는 iPDK (interoperable PDK)를 포함하여 수많은 PDK를 사용할 수 있습니다. 설치가 쉽고, 가능한 경우, 기존 Virtuoso 정보를 가져와서 기술 파일을 쉽게 설정할 수 있습니다.

Expert의 데이터베이스 아키텍처는 기본적인 워크스테이션에서도 수백만 개 이상의 트랜지스터 설계에 대해 신속한 로딩, 보기, 편집 작업을 제공합니다. 다중 창 계층 구조 편집, 다중 사용자 기능과 강력한 스크립트 및 API 속도는 설계 팀의 생산성을 높여줍니다.

실바코 및 타사 툴과의 통합으로 실시간 대화형 DRC, 오류 확인 및 레이아웃의 신속한 수정이 가능하여, 설계 시간을 단축할 수 있습니다.

특징

  • 사용자가 구성할 수 있는 GUI, 스크립트, 다중 사용자 및 공유 라이브러리 환경
  • 맞춤 편집, 익스플로전 뷰어, 플랫 데이터
  • DRC 기능으로 편집 작업 중에 특정 설계 규칙에 대한 검증 가능; 오류는 표시되며 대화식으로 수정 가능
  • Expert Node Probing은 연결을 시각적으로 나타내기 위해 노드 강조 표시 기능 제공. 클릭하는 객체와 연결된 모든 레이아웃 객체를 강조하여 표시
  • 자바스크립트 또는 LISA 스크립트 언어를 사용하여, 넷리스트 기반 레이아웃과 파라미터 셀 (Pcell) 생성
  • 정확한 측정을 위한 각도 규칙
  • Gateway 스키매틱 에디터와 긴밀하게 통합되어 로직 설계와 물리적 설계 간에 교차 탐색 가능
  • 광범위한 사용자 정의 PDK 및 iPDK 지원
  • Layout Vs Layout 검증 (LVL) 수행
  • 물리적인 검증을 위해 Calibre Interactive 및 Calibre RVE와 통합
  • 넷리스트 기반 레이아웃(NDL)으로 레이아웃 설계의 TAT(turnaround time) 향상
  • TFT 및 플랫 패널 사용을 위해 동일 저항 라우팅
  • 암호화 기능을 통해 고객 및 타사의 지적 재산권 보호 가능
  • 실바코 검증 툴 SmartDRC/LVS (DRC/LVS/NET), 기생 추출 툴 Hipex와 통합
  • 실바코 필드 솔버 기반 3D RC 추출 툴 Clever와 긴밀하게 통합

장점

  • 직관적이며 강력한 편집 기능, 대화형 DRC 및 오류 확인 기능 등 생산적인 레이아웃 환경
  • GDSII 파일의 신속한 로딩, 편집 및 대규모 데이터베이스 보기 기능
  • 다양한 유형의 실리콘 기술에 사용할 수 있는 유연성 및 설정 가능성

적용

  • 아날로그, 디지털, 믹스드 시그널, RF

기술 사양

  • 입출력 형식: GDSII, LEF/DEF, DXF, OASIS, CIF, Applicon, Open Access 데이터베이스, .eld, .sld
  • OpenAccess iPDK 지원
  • 스크립트 지원: 자바스크립트, Lisa

아날로그 커스텀 디자인 자료

Analog Simulation
Analog Custom Design & Analysis
SmartSpiceGateway
Model Generation
Utmost IV
Parasitic Extraction
Expert
Hipex
더 보기
더 보기
Gateway – Schematic CaptureJivaro– Parasitic Reduction for Fast, Accurate Simulation
Expert – Layout EditorViso – Parasitic Analyzer and Debugger
SmartDRC/LVS – Smart Physical VerificationBelledonne – Layout Parastic Extraction Comparison
SmartSpice – Circuit SimulatorVarMan – Statistical Variation and Yield Analyzer
SmartView – Waveform AnalyzerVarMan XMA Option – Full-chip RAM Yield Analyzer
SmartSpice RadHard – Radiation Effects Circuit SimulatorVarMan for Libraries – Library Statistical Functional Verification
SmartSpice Pro– FastSPICE SimulatorUtmost IV– Device Characterization and SPICE Modeling
Hipex – Full-Chip Parasitic ExtractionUtmost IV Quick-Start– Model extraction and Optimization Templates
TechModeler – Verilog-A Blackbox Device Modeling


더 보기