• Cello FinFET

先进技术节点版图生成

概述

Cello FinFETTM 扩展了 Cello 的框架,以应对先进和新兴技术节点中标准单元库设计的挑战。在10nm以下节点的严格约束条件下,它提供了一种从晶体管网表自动生成 GDSII 版图的解决方案。Cello FinFET 为设计师提供了一个框架,来探索和编码PPA指标(功耗、性能和面积),加速库的扩展,并评估设计规则和架构修改对版图结果的影响。此外,Cello FinFET 提供全面的版图自定义脚本接口(使用 TCL),能够与第三方验证工具如 DRC、LVS 和 PEX 等无缝集成,可以在版图编辑流程中灵活地调用它。

先进技术节点版图自动化流程

  • 兼容所有设计规则
  • 符合设计规范
  • 支持单行和双行高度单元

Cello FinFET Flow

Cello FinFET流程

主要特点

  • 支持10nm以下FinFET
  • 集成的布局布线引擎,可创建符合设计要求的版图
  • 兼容多重图形规则、切割规则或任何其他复杂的FinFET工艺规则
  • 支持高级工艺技术,包括上下相关的间距和包孔规则、首选形状模式、自对准双图形(SADP)和内部互连
  • 可扩展的并行处理以提高处理量
  • 同时生成多个布局选项
  • 与领先的第三方DRC、LVS和LPE工具集成,确保高质量的签核版图,且对现有流程的影响非常小
  • 灵活设置工艺技术和代工厂设计规则,超快速生成DRC合规版图

主要优势

  • 显著提高生产力
  • 消除或显著减少版图设计的手动工作
  • 快速的设计周转时间,一天完成库设计
  • 支持对不同维度的进一步探索,包括单元的设计结构、设计规则、设计尺寸、不同设计高度和DFM规则
  • 版图一致性
  • 复用原理图,缩短设计时间
  • PDK自动更新

相关资源

SURGE 2025:使用Cello FinFET进行先进工艺节点单元库开发

SURGE 2025:标准单元库特征化的挑战与改进 

Standard Cell Layout Migration and Optimization


© Copyright 1984-2025 Silvaco Group, Inc. All Rights Reserved. | Privacy Policy