STMicroelectronics, SiC 소자의 단락 현상에 대한 표면 결함 점의 영향 분석에 실바코 TCAD 활용
2024년 3월 28일
SiC 소자의 스위칭 동작 중에, 소자가 과부하 비정상 상태에 도달할 수 있으므로, 일부 애플케이션에서는 강력한 사양이 필요합니다 (예: 단락 회로 및 UIS 테스트). 믹스드 모드 회로에서 이러한 현상을 시뮬레이션할 수 있으며, 시뮬레이션과 실험 정보를 교환하여 시뮬레이션 파라미터의 정확한 튜닝을 통해 동적 단계에서 전기 열의 움직임을 예측할 수 있습니다. 단락 회로의 현상에 대한 연구를 예시로 살펴봅니다. 실바코의 TCAD 시뮬레이션으로 활성 영역에 한정된 결함의 단락 회로에 대한 영향을 연구하였습니다.