エントリー - Gigi Boss

2023 TCAD Baseline Release

New Features in the 2023 Baseline Release:

  • Section 1: Process Simulation – New Features in 2023 Baseline Release
  • Section 2: Device Simulation – New Features in 2023 Baseline Release
  • Section 3: Victory Mesh – New Features in 2023 Baseline Release
  • Section 4: New Examples in 2023 Baseline Release

SilTerra、シルバコのライブラリ・キャラクタライゼーションおよび最適化ツールを活用し、ファウンドリ・スタンダード・セルIPの開発効率を向上

カリフォルニア州サンタクララ発 – 2023年7月6日
SilTerra社が同社のファウンドリ・スタンダード・セルIPの開発における研究開発チームの自動化と効率化を図るため、同社のライブラリ・キャラクタライゼーション、最適化、回路シミュレーション・ツールであるViola、CelloおよびSmartSpiceを採用したことを発表

SK Powertech、次世代SiCパワーデバイスの開発にシルバコの「Victory TCAD」ソリューションを採用

カリフォルニア州サンタクララ発 – 2023年6月15日
TCAD、EDAソフトウェア、デザインIPを提供するSilvaco Group, Inc.(以下、シルバコ)は、SK Powertechが次世代SiC(シリコンカーバイド)パワーデバイスの研究開発を加速するために、同社のパワーデバイス向けVictory TCAD(Technology Computer-Aided Design)ソリューションを採用したと発表しました。Victory TCADソリューションにより、SK Powertechはパワーマネジメント技術を大幅に向上することができます。

Learn How to Use Victory Process TCAD Geometric Etch Models in FinFET and Memory Applications

2023年5月19日
本ウェビナーでは、FinFETおよびメモリ製造への応用を題材として、幾何学エッチング・モデルを紹介します。フィン形状や、非理想的なエッチング・プロファイル(ボーイング、ツイスト)、自己整合プロセス(マルチパターニング)を実現する技術を紹介します。

Simulation Framework for Device-packaging Co-design for Power Electronics

The past several years has seen a fast deployment of wide-bandgap power devices in fast chargers, electric vehicles, data centers and renewable energy processing. The performance of power devices is fast progressing towards their intrinsic material limit. As these devices can handle higher voltage and larger current density, packaging and thermal management will become the key limiting factor for exploiting their benefits in power electronic converters and systems.

Automatic Grid Refinement for Thin Material Layer Etching in Process TCAD Simulations

The utilization of thin material layers is common in modern semiconductor device fabrication. Subsequent etching steps require an accurate modeling of these thin layers. Although level-set based process TCAD simulations are capable of representing flat thin material layers with sub-grid accuracy, topographical changes during etching processes expose the low underlying grid resolution, which leads to detrimental artifacts.