シルバコは、シリアル・バスおよびデバッグ・アプリケーション向けに、量産実績のある有線インタフェースIPを提供しています。
| Category | Title | Features |
|---|---|---|
| I3C | I3C 1.1 Advanced Controller | I3C V1.1, APB 3.0, SDR, DDR, HDR-BT, IBI |
| I3C 1.1 Autonomous Target | I3C V1.1, APB 3.0, SDR, DDR, HDR-BT, IBI | |
| I3C 1.1 Advanced Target | I3C V1.1, APB 3.0, SDR, DDR, HDR-BT IBI | |
| I2C | I2C | I2C V2.1, APB 2.0, SMEBus 2.0, ACCESS.Bus |
| USB 2.0 | USB 2.0 HS, Host | USB 2.0, OHCI compliant, DMA, Bulk/Interrupt/Isochronous endpoints |
| USB 2.0 HS, Device | USB 2.0, DMA, Bulk/Interrupt/Isochronous endpoints | |
| Debug | IEEE 1149.7 TAP Controller | IEEE STD 1149.7 – 2009, JTAG ( IEEE 1149.1 ), 2-pin access, Reduced scan time |
関連資料
ウェビナー
関連動画
ニュース
お客様の声
Srinath Anantharaman
この統合ソリューションでは、設計チームが1か所または複数拠点でIPやSoCの開発を行う際に、セキュアな設計環境で効率的に協調することが可能となります。これにより、設計チームは設計データやIPの正しいバージョンを共有、使用することでリスクを軽減し、テープアウトを成功させることが可能です。
ClioSoft
CEO
Rick Lazansky
過去2年間に渡り、Silicon Catalystは、半導体スタートアップのニューウェーブを、経済的、効率的に支援する完全なエコシステムを開発するため、業界の主要企業と協業してきました。投資先企業は、我々が提供することのできなかったIPを、不可欠な要素として一貫して要求してきました。シルバコの提案により、スタートアップ企業の成功を妨げてきた本質的な欠点が埋まることになります。継続的に半導体スタートアップのエコシステムを構築している中、この提案が実現したことを喜ばしく思います。
Managing the Complexity of FinFET Standard Cell Layout with Cello
Designing with Silvaco’s Octal SPI Memory Controller with Advanced Memory Support for IoT Systems
Achieving Extreme Low Power IoT Designs with Silvaco’s 55LPx Foundation IP Solution
Development & Delivery of Complete IO & ESD Library in 5 Weeks
Accelerating Wireless IOT SoC Implementation with Silvaco AMBA® Subsystem IP