スタンダード・セル・ライブラリIP
シルバコは、ASICやSoCを作成するためのスタンダード・セル・ライブラリIPの完全なポートフォリオを提供しています。業界では比類のないシルバコのライブラリ・チームによる優れた技術サポートは、お客様から高く評価されています。チームはお客様が必要とするカスタマイズされたセルを提供することに誇りをもっています。
豊富な基本スタンダード・セル、複数のしきい値電圧、トラック高に加え、シルバコの各スタンダード・ライブラリは、数千種類のセルを提供し、超低消費電力から高速までのアプリケーションを可能にします。シルバコは、ライブラリの各セル・ファミリのサイズを慎重に決め、トランジスタ・サイズ、P/N 比、ドライブ能力の粒度を最適化し、消費電力とパフォーマンスを向上させます。
マルチビットおよびマルチハイトのスタンダード・セルは、ピン数を減らし、より多くの機能をスタンダード・セル内に詰め込むことで、配線密度をさらに向上させます。例えば、シルバコのエンジニアが28nmのデザイン・ルールを詳細に検討した結果、同ノードで最大となる1平方ミリメートルあたり400万ゲートというゲート密度を持つ超高密度・低消費電力ライブラリを作成しました。
スタンダード・セル・ライブラリは、シルバコのライブラリ作成・最適化ツールであるCelloを利用して、お客様のプロセスに合わせて最適化されます。
サポートされているプロセス・テクノロジ
- FinFET
- バルクCMOS
- DRAMプロセス
- BCD
ライブラリ・オプション
- パワー・マネジメント・キット(PMK)
- フロント・エンド・オブ・ライン(FEOL)層が固定されたECO(Engineering Change Order)ライブラリ
特殊ライブラリへの対応
- 耐放射性(輸出管理対象)
- 高耐圧(厚い酸化膜)
高配線密度化機能
- マルチビット・フロップ
- マルチハイト・セル
幅広いトラック・ハイトを選択可能
- 6, 7, 7.5, 8, 9, 10, 10.5, 11, 12
| Library Features | Library Benefits |
|---|---|
| Over a thousand available cells | More synthesis choices |
| Power Management Kits (PMKs) | Better power performance |
| Engineering Change Order (ECO) cells | Save re-spins and mask costs |
| Multi-bit flops | Efficient area utilization and power savings |
| Complex function cells including building blocks for ALUs and multipliers | Higher performance and improved power consumption and area |
| Fine grain drive strengths | Optimum drive choice for best power, performance, area |