作成者: Erick Castellon
この作成者はまだ経歴を書いていません。
でも、Erick Castellon さんは、なんと 754 件ものエントリーに貢献されたことを誇りに思いましょう。
エントリー - Erick Castellon
Interconnect Simulation
2月 26, 2020 カテゴリ: Interconnect Simulation, TCAD Published Papers /作成者: Erick CastellonSOI Technology
2月 26, 2020 カテゴリ: TCAD Published Papers /作成者: Erick CastellonTFT Technology
2月 26, 2020 カテゴリ: TCAD Published Papers, TFT Technology /作成者: Erick CastellonCompound Devices
2月 26, 2020 カテゴリ: Compound Devices, TCAD Published Papers /作成者: Erick CastellonCMOS Technology
2月 26, 2020 カテゴリ: CMOS Technology, TCAD Published Papers /作成者: Erick CastellonProcess Simulation
2月 26, 2020 カテゴリ: Process Simulation, TCAD Published Papers /作成者: Erick Castellon新しいMIPI Alliance I3C V1.1標準規格とは?
2月 24, 2020 カテゴリ: SIPware Webinars /作成者: Erick CastellonI3Cは、従来のI2Cインタフェースと一定の互換性を保ちながら、ピン数削減、パフォーマンス強化、消費電力を低減する利点を持っています。2020年1月に発表された新標準規格であるI3C V1.1は、さらに高速な最大100 Mhzのインタフェース速度を実現し、他にもI2CからI3Cへの移行を支援する多くの新機能を持っています。
Victory Atomisticによる革新的ナノデバイスのTCADシミュレーション
2月 6, 2020 カテゴリ: TCAD Webinars /作成者: Erick Castellon本ウェビナーでは、シルバコのTCADツール・スイート群の一つであるVictory Atomistic (VA) のシミュレーション機能を紹介します。
Atomistic Analysis and Next Generation Computing at IEDM 2019
12月 18, 2019 カテゴリ: TCAD Blogs /作成者: Erick CastellonIEDM is THE device conference with more than a thousand participants from major companies and R&D institutes. Many talks were dedicated to new memory devices and circuits, including Ferroelectrics, MRAM, RRAM, driven by the requirements of AI processing. EUV is definitely there for 3nm and beyond. 3D integration was shown for LP-HP logic and RF. Gate-All-Around devices, with nanowires or nanosheets are mature versus FinFET.
- Contact
