機械学習を用いたデバイスモデルの開発と、回路シミュレータSmartSpiceへの実装
2022年12月21日 | 13:00-13:40 JST
本ウェビナーでは、実測や数値シミュレーションで得られたデータを起点に、適切な入出力応答を示すデバイスモデルを構築する手法をご紹介します。
RPI TFTモデルの理解と実装（１）NQSモデル
2022年9月30日 | 13:00-13:30 JST
本ウェビナーでは、RPI TFTモデルを理解する上で、比較的難所となるポイントについて解説を試みます。第１回目は、非準静的効果（NQS）モデルを扱います。
Learn How Silvaco Flow Helps Designing and Simulating Pixel Arrays in Flat Panel Displays and Detectors
2022年7月1日 | 2:00-2:30 JST
本ウェビナーでは、ディスプレイおよびディテクタの大手企業が、シルバコのツールの機能を活用して、回路図およびレイアウトの編集、最新の TFT技術で必要となる非常に正確なフィールド・ソルバ・ベースの寄生抽出、寄生RC素子のネットリストへのバックアノテーション、大規模なピクセル・アレイの高速かつ正確なSPICEシミュレーションを実現している事例をご紹介します。
高速データ転送に欠かせない、SmartSpice シグナル・インテグリティ(SI)機能の紹介
2022年6月28日 | 13:00-13:30 JST
本ウェビナーでは、SmartSpiceのシグナル・インテグリティ機能について紹介し、SPICEベースのシミュレーションでSIの問題を特定するためのいくつかの例を示します。
How to Eliminate Image Retention Issues with SmartSpice Flex Modeling
2022年6月10日 | 2:00-2:30 JST
本ウェビナーでは、SmartSpiceのFlex Modelingテクノロジを使用して、イメージ・リテンションの問題をシミュレーションする方法について説明します。
Learn How to Improve TFT-Based Flat Panel Designs with the Unique SmartSpice 4-Terminal TFT Model
2022年4月29日 | 2:00-2:30 JST
本ウェビナーでは、SmartSpiceの4端子TFTコンパクト・モデルについて説明します。市場でもユニークなこのコンパクトモデルの特徴と、モデリングチームと設計チームの双方にもたらす自由度の一部をご紹介します。
Hipex-FSによる大規模レイアウトの3次元ベース寄生素子抽出
2022年3月30日 | 13:00-13:30 JST
本ウェビナーではHipex-FSの概要をご紹介し、領域分割の有無によって抽出される寄生容量への影響を調査し、領域分割の有効性を評価します。
Colin Shaw of Silvaco Named Si2 Pinnacle Award Winner
December 12, 2021
Silvaco SmartSpice 2021 – Top 10 New Features in the Baseline Release
2021年8月20日 2:00-2:30 JST
本ウェビナーでは、この1年間にSmartSpiceチームが実現した新機能や改善点のうち、トップ10をご紹介します。
How to Model and Simulate Flat Panel Pixel Arrays
本ウェビナーでは、フラット・パネルを設計する際に確認すべき現象を紹介します。