• Webinars

トランジスタ・レベル・シミュレーションの理解および最適化

配信開始日: 2019年4月26日

回路シミュレーションは、設計プロセスで欠かせない部分の1つです。回路応答を検証することは、コスト削減、TAT短縮、IC製造前に信頼性のあるシステム特性を確立するという点で非常に重要です。スループットおよび効率性を最大にするために、SPICEシミュレーション内部で行われている手法やプロセスを理解することが必要です。本ウェビナーでは、並列およびFastSPICE解析モードを含め、SmartSpiceシミュレータの核心部をさらに詳しく説明します。

ウェビナー受講後は、設計アプリケーション、手法に応じてSmartSpiceおよびSmartSpice Proのパフォーマンスを最適化し、解析の精度とスピードの理想的なバランスを実現することが可能となります。

概要:

  • シミュレーション・プロセスおよびフレームワーク
    • 収束
    • 数値積分
    • タイムステップの制御
  • FastSPICEシミュレーション・テクノロジ
  • 精度対速度のトレードオフ

プレゼンタ

Robert Villanuevaは、数多くのシミュレーション・テクノロジに取り組むFront-End EDA DivisionのApplication Engineerで、シルバコのFastSPICE Simulatorのグローバル・サポートを担当しています。また、Si2-Compact Model CoalitionおよびHiSIM Consortium-SPICE Model Standardization Groupで活動しています。15年以上、IC設計およびEDA業界に従事しており、CMOS回路設計、経験的モデル、そしてさまざまな商用回路シミュレータの知識が豊富です。

Villanuevaは、フィリピンのセント・ルイス・ユニバーシティで電子通信工学の学士号および修士号を取得しています。また、Philippine Professional Regulation Commissionにより、Electronics and Communications Engineerとして認可されています。

[日本時間]
開催日: 2019年4月25日
配信: オンライン
開催時間: 10:00am-11:00am JST
言語: 英語

ビデオアーカイブを視聴する

対象

アナログ回路設計者、CADエンジニア、そしてこれから回路シミュレーションを学ぶエンジニアや学生