FinFET 및 메모리 애플리케이션에서 Victory Process TCAD 기하학적 식각 모델 활용
공정 시뮬레이션을 채택하여 복잡한 소자 구조를 생성할 때, TCAD 엔지니어들은 반도체 제조 과정에서 관찰한 정확한 식각 프로파일을 재현해야 하는 과제에 흔히 직면합니다. 실바코 Victory Process는 현미경 영상 (예: 투과 전자 현미경)과 정확하게 일치하는 식각 형태를 효율적으로 얻기 위해 다양한 기하학적 모델을 제공합니다.
이번 시간에 FinFET 및 메모리 애플리케이션이라는 면에서 기하학적 식각 모델을 제시합니다. 핀 형상 구성, 이상적이지 않은 식각 프로파일 (bowing, twisting) 및 자체 정렬 공정 (다중 패턴화)을 실현하기 위한 기술을 소개합니다.
다음 사항을 살펴봅니다.
- 현미경 영상에서 관찰되는 정확한 식각 프로파일을 얻는 방법
- 실바코 Victory Process를 효율적으로 사용하여 FinFET 플로우에서 핀 형상을 얻는 방법
- 메모리 애플리케이션 (3D NAND)에서 트렌치 및 컨택 홀에 기하학적 식각 모드를 적용하는 방법
- 실바코 Victory Process의 강력하며 융통성 있는 ETCH DRY, ETCH POLYLINE 명령어 사용 방법
발표
Alexander Toifl, 실바코 TCAD 개발 엔지니어
Alexander Toifl은 2021년 실바코에 입사한 이후, Victory Process의 식각 및 증착 모델을 담당하고 있습니다. 오스트리아 빈 공과대학(TU Wien)에서 마이크로 일렉트로닉스 및 광자학 석사 학위와 전기공학 박사 학위를 받았습니다.
참석 대상
TCAD 공정 플로우에서 식각 프로파일을 효율적으로 얻기 위한 솔루션에 관심있는 엔지니어 및 경영진
일시: 2023년 5월 19일
장소: 온라인
시각: 2:00am-2:30am (한국 시각)
언어: 영어