산화 반도체 TFT의 소자 시뮬레이션: 소자 모델링 및 발열 효과
산화 반도체 (OS)는 높은 이동도, wide bandgap, 낮은 공정 온도로 인해 박막 트랜지스터(TFT)에 사용되고 있습니다. OS TFT는 새로운 평면 디스플레이 외에, 센서, 태양 전지, 메모리와 같은 다른 분야에서도 연구하고 있습니다. OS TFT 제품을 개발하려면 OS 재료의 특징과 소자 구조가 TFT의 전기적 특성에 미치는 영향을 이해해야 하며, 소자 시뮬레이션은 이를 위해 매우 유용합니다.
이번 시간에 OS TFT 소자 시뮬레이션에 실바코 툴을 사용하는 방법을 소개합니다. 이동도 모델과 DOS (subgap state의 밀도) 분포에 OS의 캐리어-전자 수송과 전자 상태를 반영합니다. 모델 파라미터의 결정 방법을 논의하고, 폭넓은 온도 범위에서 측정한 OS TFT의 전기적 특성을, 파라미터를 이용하여 소자 시뮬레이션으로 재현합니다. 또한, 발열 효과를 고려한 채널 길이 의존에 대해 알아봅니다.
다음 사항을 살펴봅니다.
- OS TFT의 소자 시뮬레이션
- 이동도 모델 및 DOS 분포
- 모델 파라미터 추출
- 응용: IGZO TFT의 온도 의존성
- 채널 길이 의존성
- IGZO TFT의 채널 길이 의존성
- 발열 효과를 고려한 소자 시뮬레이션
발표
Abe Katsumi 박사는 실바코 일본 사무소의 TCAD 애플리케이션 엔지니어로서 2016년 입사한 이후 TFT, LED, PD 등의 반도체 소자에 대해 TCAD 애플리케이션을 지원하였습니다. 연구소와 제조업체에서 반도체 소자, 특히 TFT를 연구한 바 있으며, 해당 분야에서 15년 이상 경력을 쌓았습니다. 2013년 도쿄 공과대학에서 공학박사 학위를 받았습니다.
일시: 2018년 5월 23일
장소: 온라인
시각: 3:00am-3:30am (한국 시각)
언어: 영어
참석 대상
OS TFT 및 OS 기반 소자에 관심있는 연구자 및 엔지니어