Learn How SilTerra Uses Cello and Viola for Standard Cells and I/O Library Optimization and Characterization
配信開始日: 2023年3月3日
アクティブで活力のある半導体ファウンドリ、SilTerraは、プロセスや技術開発および拡張を頻繁に行う必要があり、その結果、リソースの必要性が高まり、市場投入までの時間が長くなる可能性があります。この現在進行形な課題に対応するためには、生産性の高いライブラリの最適化と検証が必要です。
本ウェビナーでは、さまざまなライブラリの開発、最適化、検証における課題を共有し、Cello、Viola、SmartSpiceがユニークかつダイナミックな方法でどのように貢献し、高速かつ正確な結果を実現する方法を紹介します。また、CelloとViolaを使用することで、限られた人員とリソースでも、最終的にライブラリの開発と検証にかかる時間を大幅に短縮することができることを示します。
内容
- ライブラリの最適化と検証の課題
- CelloとViolaが開発期間と必要な人員をいかに削減できるかについて
- ライブラリの特性評価と検証を最適化する方法
- リソースを増やさずに生産性を向上させる方法
プレゼンタ
Mr. Faris Amsyar Bin Ahmad Zhaki, IP Staff Engineer, SilTerra Malaysia Sdn. Bhd
Faris Amsyar Bin Ahmad Zhaki氏は、SilTerraのIPスタッフエンジニアで、5年以上、スタンダードセルとI/Oセルライブラリの開発およびシリコンの検証を担当しています。Faris Amsyar Bin Ahmad Zhakiは、University of Science, Malaysiaで電子工学の学士号を取得しています。
対象:
半導体デバイス、IP、回路、CAD、SoC、システム設計エンジニア、プロダクトマネージャー、および技術マネージャ
[日本時間]
開催日: 2023年2月17日
配信: オンライン
開催時間: 3:00am-3:30am JST
言語: 英語