基調講演 半導体産業政策と日本の半導体復権の道

テクノロジー開発を40nmで止め、先端SoC製造は海外ファウンドリーに任せる日本の半導体事業。それに対し近年地政学的なリスクが指摘され、国家的支援のもと製造復権の動きがある。だが技術開発は次々世代の2nm以降を対象にしており、原子レベルのエンジニアリングが必須なデバイスになる。ひょっとするとニッチな用途しか無いかもしれない。だがそれを大きなビジネスにする才覚こそ日本の産業界にもエンジニア個人にも求められている。

プレゼンタ:

MTエレクトロリサーチ　田口 眞男様

1976年に富士通研究所に入社とともに半導体デバイスの研究に従事。1988年から富士通で先端DRAMの開発・設計に従事。メモリーセル、高速入出力回路や電源回路などアナログ系の回路を手掛ける。2003年、富士通・AMDによる合弁会社FASL LLCのChief Scientistとなり米国開発チームを率いてReRAM（抵抗変化型メモリー）技術の開発に従事。2007年からSpansion Japan代表取締役社長、2009年には会社更生のため経営者管財人を拝受。エルピーダメモリ技術顧問を経て2011年10月より慶応義塾大学特任教授、2017年4月より同大学の先端科学技術研究センター研究員。技術開発とコンサルティングを請け負うMTElectroResearchを主宰。

Performance improvement for Cu interconnects by SAM and ELD technologies

半導体BEOL配線特性の向上に関する取り組み。選択的に物質上に成膜されるSAMと選択的なメタル成長が可能なELD技術を組み合わせることで、半導体デバイスの特性向上が可能。実験結果とSilvacoシミュレーション結果の傾向が一致し、本プロセスの有用性が示された。

プレゼンタ:

東京エレクトロン株式会社 菊地 裕樹様

筑波大学大学院山部・蓮沼研究室卒2010年度(半導体FEOL分野)。東京エレクトロン株式会社2011年度入社。勤続12年。現コーポレートR&D部所属。要素技術、BEOL工程や3DI、プロセスインテグレーション開発に従事。(2021年度、東京エレクトロングループ優秀社員賞受賞)

Victoryツールを使った大学3年生向け学生実験の導入

日頃研究用としてAtlasデバイスシミュレータを使っている。今年度よりパワフルなVictoryツールを導入することができ、実際に使用してデバイス構造の完成度の高さに感動している。そこで、この感動を学生に伝えたく、かつ少しでも半導体分野に興味を持ってもらえるように、このツールを使った教材を開発し学生実験に導入した。本研究室の研究紹介含め、学生実験の内容、学生の使用感想について報告する。

プレゼンタ:

神奈川工科大学 教授 工藤 嗣友様

1998年　東北学院大学大学院工学研究科博士前期課程修了
1998年　大日本LSIデザイン（株）入社
2005年　九州工業大学大学院情報工学研究科博士後期課程終了
同年　神奈川工科大学　工学部　電気電子工学科助手　その後、助教、准教授を経て2021年同大学　工学部　電気電子情報工学科　教授

CAAC-IGZO FETのLSIへの応用

世界のデジタルデータ量の増大に伴い、消費電力が問題となっている。製品の極省電力化が期待できるCAAC-IGZOのLSIへの応用と、SPICEモデルについて紹介する。

プレゼンタ:

株式会社半導体エネルギー研究所 システム開発部門リーダー 石川 信様

2007年に株式会社半導体エネルギー研究所へ入社。半導体のプロセス開発、システム開発に携わり、現在はシステム開発部門の責任者。

X-FABプロセスとPDKサポート、Silvaco PDK

シリコンファウンダリとしてのX-FABのプロセスとデザインサポートについて紹介いたします。また、現在のX-FABプロセスにおけるSilvaco PDKのサポート状況について説明いたします。

プレゼンタ:

X-FAB Japan Field Application Engineering マネージャー 難波 健治様

大阪大学理学部物理学科卒業
大阪大学大学院基礎工学研究科にて博士(工学)取得
1996年、日本テキサス・インスツルメンツ入社。基礎研究・回路設計・ESDレビュアなどに従事。
2009年、X-FAB Japan入社。以降FAEとして従事し現在に至る。

Implementing Debug for I3C

Abstract:

The Debug for I3C interface – Simplified Address-Mapped (SAM) debug add-on, is designed to allow for debug, trace, and perform test/failure analysis using an I3C peripheral. Using existing SCL and SDA pins of the I3C bus, it facilitates data transfer between the application and the peripheral that is being debugged. In this presentation, we discuss the details SAM debug add-on IP and connection to popular debug trace adapters such as ARM DAP, ARM-ETM/SWO, JTAG-TAP, RISC-V DMI/DM.

Speaker:

Ashish Senapati, Platform Debug Architect
Intel

Ashish Senapati is a Platform Debug Architect working in Client Computing Group at Intel Corporation. He has 10 years of experience as an SOC Architect for low power 8-bit microcontrollers and high performance wireless microcontrollers at Microchip Technology Inc. Prior to that he worked for 3+ years in application development using microcontrollers and FPGAs for CES demos and proof of concept designs for Altera (Intel), Microchip and Freescale (NXP).