3D 시스템과 IC에 필요한 분할 및 DRC
IC와 시스템의 3D 통합에 따라 “More than Moore” 기술과 애플리케이션의 비용이 증가하고 있습니다. 그러나 이질적인 시스템과 IC의 3D 통합은 미래의 설계자에게 중요한 과제입니다. 이것을 해결하기 위해, 3D IC 설계의 자동적인 3D 공간 분할에 필요한 2가지 프로토타입 설계 소프트웨어와 3D 설계 규칙 체크 (3D DRC) 를 소개합니다.
다음 사항을 살펴봅니다.
- 진입 장벽: 3D IC와 이기종 설계자가 직면한 어려움
- EDA 개념: 새로운 3D 공간 분할 소프트웨어와 3D DRC 툴과의 통합에 대한 근거
- 설계 대상: 가중치가 부여된 설계상 불이익의 개념
- 설계 충돌: 다중 물리학 기준의 공동 최적화
- 속도: 복잡한 직교 설계 기준의 고속 시뮬레이션에 필요한 높은 추상화 수준
- 제조 가능성: 3D 공간의 DRC 위반을 시각적으로 나타내어 수정할 수 있는 방법
- 사례 연구 – 3D 분할: 단시간 내에 3D 시스템을 구성하는 블록의 최적 분할 및 배치를 하는 방법
- 사례 연구 – 3D DRC: 기존의 기능적 시뮬레이터를 사용하여, 후속 전체 라우팅 및 최종 검증을 수행하기 위해 3D 공간에서 DRC 점검을 적용하는 방법
발표
Stefano Pettazzi 는 이탈리아 파비아 대학에서 전기전자공학 석사 학위를 받았습니다. EDA와 마이크로 전자 회사에서 15년간 근무하였으며, 2012년부터 실바코에서 백엔드 및 프런트엔드 설계 플로우에 필요한 EDA 소프트웨어를 지원하였습니다. 또한, EU가 후원하는 프로젝트에서 실바코가 개발한 3D IC 소프트웨어와 다양한 공동 프로젝트도 담당하고 있습니다.
일시: 2015년 5월 2일
장소: 온라인
시각: 2:00am-2:30am (한국 시각)
언어: 영어
참석 대상
새로운 시스템 수준과 이종 시스템의 다중 특성 분석을 구현하여, 3D 설계 성능을 개선하는데 관심있는 엔지니어, 경영진 및 학자