Design and Optimization of Superconducting Circuits

개요:

초전도 전자공학(SCE)은 계산 속도를 높이기 위한 다양한 방법을 제공하며, 데이터 플로우 및 기계 학습 알고리즘의 구현에 적합합니다. SCE는 다양한 유형으로 구현되며, 이는 논리 설계에 대한 새롭고 상이한 제약 조건을 의미합니다. 이번 시간에 다양한 방식으로 SCE 툴 플로우를 설계하는 프레임워크에서 회로 유형, 설계 제약 조건 및 합성 간의 관계를 설명합니다. 또한 최근의 성과와 결과도 소개합니다.

발표:

Giovanni De Micheli 교수
스위스, 로잔 연방 공과 대학교(EPFL)

Giovanni De Micheli 교수는 스위스 EPFL의 전기 공학 연구소 교수 및 통합 시스템 센터장을 맡고 있습니다.

Designing Extreme Scale Machine Learning Hardware

개요:

커스텀 ASIC은 머신 러닝 개발의 핵심입니다. 이러한 전용 IP는 스마트폰에서 수 mW, 자동차 애플리케이션에서 수십 W, 대형 ML 모델의 학습에 수 kW를 소비합니다. Cerebras는 ML 슈퍼컴퓨터의 심장인 독특한 웨이퍼 스케일 ASIC를 개발했습니다. 이 웨이퍼 스케일 엔진은 무려 2조 4천억 개(T)의 트랜지스터를 포함합니다. 우리는 PyTorch 모델을 이 거대한 칩에 매핑하는 소프트웨어 플로우를 다룰 것입니다. 기존 ASIC 설계 플로우처럼 합성, 배치, 라우팅을 포함하지만, 다른 점도 있습니다.

발표:

Patrick Groeneveld 박사
Cerebras Systems

Patrick Groeneveld 박사는 세계 최초로 단일 슈퍼컴퓨터를 만드는 머신 러닝 하드웨어 스타트업, Cerebras Systems에서 일하고 있습니다. Groeneveld 박사는 EDA 업계에서 다년간의 경험을 쌓았습니다. 그는 Magma Design Automation의 수석 기술자로, 혁신적인 RTL-GDS2 합성 제품을 개발한 팀에서 근무했습니다. 또한, 아인트호벤 대학의 전기 공학 전임 교수로 재직한 바 있습니다. 스탠포드 대학교 전기공학과에서 강의하고 있으며, Design Automation Conference 실행 위원회에서 재무 의장을 맡고 있습니다. 네덜란드의 델프트 공과대학교에서 석사 및 박사 학위를 받았습니다.

TCAD Simulation Update

개요:

실바코의 TCAD Victory 시뮬레이션 툴의 최신정보, 차세대 소자 개발에서 TCAD의 중요성 및 향후 TCAD 개발에 대해 소개합니다.

발표:

Eric Guichard 박사, TCAD 부문 수석 부사장
Silvaco, Inc.

Eric Guichard 박사는 실바코의 TCAD 수석 부사장으로서, R&D부터 실무 운영까지 TCAD 부문을 책임지고 있습니다. 1995년 실바코에 입사한 이래, 실바코 프랑스의 이사, TCAD 부문 글로벌 운영 이사 등, 많은 직책을 거쳤습니다. 실바코에 앞서, LETI, Thomson Military and Space에서 트랜지스터 및 회로 열화에 관한 선임 SOI 엔지니어로 근무하였습니다.

Eric Guichard 박사는 프랑스의 그레노블 국립 공과 대학에서 재료 공학 석사 학위와 반도체 물리학 박사 학위를 취득하였습니다.

Revised Mobility Model for Predictive TCAD Simulations of 4H-SiC

개요:

에너지 효율적인 차세대 SiC(Silicon Carbide) 전력 MOSFET은 전기차, 태양광 인버터, 전원 공급 장치, 산업용 모터 드라이브 및 에너지 저장 등의 광범위한 응용 분야에서 증가하는 SiC 기술에 대한 수요를 충족시킬 수 있습니다. 연구 개발의 성공은 SiC 전력 MOSFET의 예측 TCAD 시뮬레이션을 수행할 수 있는지에 달려 있습니다. 4H-SiC의 TCAD 모델링에서 상당한 진전이 있었지만, 기존 모델 세트에 대한 개선이 필요합니다.

이번 시간에, 4H-SiC의 벌크 이동도 모델을 중점적으로 소개합니다. 일반적인 이동도 모델에서 벌크 저항성의 온도 의존성을 정확하게 예측할 수 없다는 것을 살펴봅니다. 조사에 의하면, 이러한 이동도 모델은 저온에서 지배적인 불순물 산란 효과를 설명할 수 있는 포괄적인 모델로 대체할 필요가 있습니다. TCAD 툴을 사용하는 소자 시뮬레이션의 목적에 맞게, 측정 데이터와 매우 일치하는 4H-SiC를 위한 벌크 이동도 모델을 제시합니다.

발표:

Hemant Dixit 박사
Research Scientist, Wolfspeed, Inc.​​

Hemant Dixit 박사는 벨기에 앤트워프 대학교에서 물리학 박사 학위를 받았으며, 10년 이상 반도체 업계에서 경험을 쌓았습니다. Wolfspeed에 앞서, Motorola, IBM, GLOBAL FOUNDRIES에서 근무했습니다. 그는 TCAD 툴을 사용한 반도체 소자의 다중 스케일 (원자 및 연속체 모두) 모델링 분야의 전문가입니다. Hemant Dixit 박사는 1700회 이상 인용된 35편 이상의 연구 논문을 발표했으며, USPTO에 15개의 특허 출원 (6개 승인)을 제출했습니다. Wolfspeed에서 전력 MOSFET에 대한 기본적인 이해의 향상과 차세대 소자를 위한 설계 및 개발 작업에 전념하고 있습니다.

Achieving Accurate Experimental Etch Profiles in FinFET and Memory Applications with Victory TCAD Solution

개요:

공정 시뮬레이션으로 복잡한 소자 구조를 만들 때, TCAD 엔지니어는 반도체 제조 과정에서 이루어진 식각 프로파일을 정확하게 재현할 필요가 있을 수 있습니다. 실바코의 Victory Process는 다양한 기하학적 모델을 제공하여, 현미경 이미지 (예: 투과 전자 현미경)와 정확하게 일치하는 식각 구조를 효율적으로 도출합니다.

이번 시간에, FinFET 및 메모리 애플리케이션에서의 기하학적 식각 모델을 제시합니다. 핀의 형성, 비이상적 식각 프로파일 (휘어짐, 비틀림), 자체 정렬 공정 (멀티 패터닝)을 실현하는 기술을 설명합니다.

발표:

Alexander Toifl, TCAD 개발 엔지니어
Silvaco, Inc.​

Alexander Toifl은 2021년 실바코에 입사한 이후 Victory Process의 식각 및 증착 모델을 담당하고 있습니다. 오스트리아 빈 공과대학(TU Wien)에서 마이크로 일렉트로닉스 및 광자학 석사 학위와 전기공학 박사 학위를 받았습니다.

Analog Custom Design Update

개요:

실바코의 아날로그 커스텀 디자인 포트폴리오의 최신 정보, 새로운 특징 및 기능, 향후 실바코 EDA 솔루션에 대해 소개합니다.

발표:

Thomas Blaesi, EDA 부사장
Silvaco, Inc​​​

Thomas F. Blaesi는 EDA 부사장으로서, 아날로그 커스텀 디자인, 회로 시뮬레이션 및 SPICE 모델링 등의 모든 EDA 툴의 개발을 관리하고 있습니다. 2017년 10월 실바코에 입사하였으며, 2019년 12월까지 글로벌 마케팅 부사장을 역임하였습니다. 반도체, EDA 업계에서 기업 전략, 사업 개발 및 마케팅 분야에서 25년 이상 경력을 쌓았습니다. 또한, 커스텀, 세미-커스텀 칩 설계와 개발에 대한 경험 외에, SoC 플랫폼 기반 설계, 시스템 레벨 설계 및 제조를 위한 설계 분야에서 주요 프로젝트를 이끌었습니다.

실바코 입사에 앞서, Zeema Technologies에서 관리 이사로 일하였습니다. 이에 앞서, Chipvision의 CEO로 재직하였으며 Cadence, Synopsys 및 LSI Logic에서 다양한 비즈니스 및 기술 직책을 역임했습니다.

그는 독일 Hochschule Furtwangen 대학에서 전기 공학 및 컴퓨터 과학 학사 학위를 취득하였습니다.

A Robust 3nm to 350nm Design Flow Utilizing Silvaco Tools

개요:

이번 시간에 Silicon Creations에 대한 기업 소개 및 IP 벤더로서의 역할, 성과 및 제품을 소개합니다. 12개 파운드리에서 3nm~180nm 노드를 포팅할 때, Gateway를 활용하여 프론트엔드 문제를 해결한 방법을 살펴봅니다. 그 다음, Expert를 활용하여 백엔드 문제를 해결한 방법도 논의합니다. SmartSpice, Silos, Variation Manager를 활용하여 최종 시뮬레이션 과제를 해결하는 과정을 살펴봅니다. Silicon Creations의 3nm~350nm IP의 개발에 실바코 툴을 효율적으로 활용한 과정을 소개합니다.

발표:

​​​Chung-Chun Chen, 아날로그 설계 담당 이사
Silicon Creations 

Chung-Chun (CC) Chen은 2011년부터 Silicon Creations에서 근무하고 있으며, SerDes IO 인터페이스의 회로 설계 책임자입니다. 2019년부터 미국 조지아주 애틀랜타에 있는 Silicon Creations에서 아날로그/믹스드 시그널 설계 담당 이사로서 SerDes 팀을 맡고 있습니다. 2018부터 2019년까지 미국 캘리포니아주 산호세의 Ubilinx Technology (Realtek Semiconductor Group)에서 Realtek의 고속 Serdes 기술의 드라이버 겸 설계자로 일했습니다. 2011년부터 2018년까지 미국 조지아주 애틀랜타에 있는 Silicon Creations의 수석 아날로그 설계자 겸 관리자로 재직하면서, 모든 클로킹 구성 요소 (PLL/CDR, 위상 보간기) 및 등화 회로 (FFE, CTLE, DFE)와 함께, Ring-based & LC tank PLL, Serializer, De-serializer 등 아날로그 IP 제품를 설계했습니다. Silicon Creations에 앞서, 미국 조지아주 애틀랜타에 있는 삼성전기 디자인 센터에서 연구직으로 근무하였습니다. 이에 앞서, 대만의 TSMC에서 수석 엔지니어로 근무하면서 클로킹 아키텍처 설계 및 관련 고객 지원을 담당했습니다.

Chung-Chun (CC) Chen (S’02-M’09-SM’17)은 1979년 대만 타이베이에서 태어났으며, 2004년과 2009년에 대만 타이페이 국립대학에서 전기공학 석사 및 박사 학위를 받았습니다. 현재 클로킹의 회로 설계와 고속 통신 시스템을 위한 기타 SerDes 구성 요소를 중점적으로 연구하고 있습니다. 동료 평가 회의와 저널에 15개 이상의 논문을 발표하였으며, IEEE의 선임 멤버로서 JSSC와 T-MTT에서 리뷰를 맡기도 했습니다.

Latest Update on Interconnect Parasitic Reduction and Analysis with Jivaro and Viso

개요:

이번 시간에 포스트 레이아웃 인터커넥트 기생 성분과 관련된 다양한 과제를 해결하기 위해, Jivaro (기생 성분 감축)와 Viso (기생 성분 분석 및 탐색)의 새로운 기능을 소개합니다. 새로운 “Pro” 모듈을 갖춘 최신 Jivaro는 기생 성분 감축의 새로운 시대를 이끌고 있으며, 특히 고급 공정 노드에서 SPICE 시뮬레이션을 비교할 수 없을 정도로 빠르게 지원합니다. Viso는 장기간의 시뮬레이션 없이, 기생 구조를 빠르게 이해하고 디버깅할 수 있는 새로운 기능을 구비하였습니다.

발표:

Simon-Alexis Abric, 실바코 기업 담당 애플리케이션 엔지니어

Simon-Alexis Abric은 실바코 프랑스의 AE로서, 리덕션(Jivaro) 및 기생성분 분석(Alps) 제품에 대한 고객 기술 지원을 담당하고 있습니다. 실바코에 합류하기 전에, 4년간 Edxact SA에서 AE로 재직하였습니다.

Abric은 프랑스 보르도에 있는 ENSEIRB에서 2013년 집적회로 및 시스템 공학 석사 학위를 취득하였습니다.

Design IP Solutions Update

개요:

실바코의 디자인 IP 포트폴리오에 대한 최신 정보 및 향후 방향에 대해 소개합니다.

발표:

Ben Louie, 파운데이션 IP Associate VP
Silvaco, Inc​​​.

Ben Louie는 NOR Flash, NAND Flash, MRAM 등 메모리 설계 분야에서 22년 이상의 경험을 쌓았습니다. Spin Memory에서 메모리 설계 이사 겸 펠로우로서 MRAM 메모리 설계 작업을 이끌었으며, MRAM Engine IP의 핵심 개발자 중 한 명이었습니다. 이에 앞서, Zeno Semiconductor의 설계 담당 이사 겸 수석 설계 엔지니어로서 새로운 1T SRAM 메모리를 개발했습니다. Magsil, Field MRAM IP 기업같은 스타트업에서도 경험을 쌓았습니다. 또한, Micron Technology와 Xilinx 등의 반도체 대기업에서 근무한 적이 있습니다. Micron Technology에서 NOR 플래시에서 NAND 플래시로 전환하는 과정의 디자인 팀을 이끌었으며, 첫 번째 NAND 제품의 설계를 관리하였습니다. 산타 클라라 대학에서 전기공학 학사 및 전기공학 석사 학위를 받았으며, 116개 이상의 미국 특허를 보유하고 있습니다.

Standard Cells and I/O Library Optimization and Validation

개요:

반도체 파운드리에서 공정 또는 기술 개발 및 개선은 자주 일어납니다. 기능 향상을 충족하고 검증하려면, 라이브러리 최적화 및 확인이 필요합니다.

이번 시간에, 상이한 라이브러리를 최적화하고 검증하는 과제를 살펴보고, Cello, Viola, SmartSpice를 활용한 최적화 및 검증 방법을 소개합니다. 이를 통해 한정된 인력 및 자원으로 라이브러리 개발 및 검증에 필요한 시간을 단축할 수 있습니다.

발표:

Faris Amsyar Bin Ahmad Zhaki, IP 담당 엔지니어
SilTerra 말레이시아

Faris Amsyar Bin Ahmad Zaki 씨는 SilTerra에서 5년 이상 스탠더드 셀 및 I/O 라이브러리 개발과 실리콘 검증에 주력하고 있는 IP 엔지니어입니다. Faris Amsyar Bin Ahmad Zaki 씨는 말레이시아 과학 대학교에서 전자 공학 학사 학위를 받았습니다.

Standard Cells and I/O Library Optimization and Validation

개요:

반도체 파운드리에서 공정 또는 기술 개발 및 개선은 자주 일어납니다. 기능 향상을 충족하고 검증하려면, 라이브러리 최적화 및 확인이 필요합니다.

이번 시간에, 상이한 라이브러리를 최적화하고 검증하는 과제를 살펴보고, Cello, Viola, SmartSpice를 활용한 최적화 및 검증 방법을 소개합니다. 이를 통해 한정된 인력 및 자원으로 라이브러리 개발 및 검증에 필요한 시간을 단축할 수 있습니다.

발표:

Nur Liyana Binti Jasn, IP 담당 엔지니어
SilTerra 말레이시아

Ms. Nur Liyana Binti Jasni는 SilTerra에서 11년 넘게 스탠더드 셀 및 I/O 라이브러리 개발과 실리콘 검증을 담당하고 있습니다. 한국의 한양대학교에서 전자 및 컴퓨터 공학 학사 학위를 받았습니다.