How to Design Ultra-low Power Embedded Memories with Silvaco Memory Compilers
Memory Layout
配信開始日: 2021年3月1日
シルバコのエンベデッド・メモリは、超低消費電力、高密度のアプリケーションに最適であり、25年間に渡る量産実績があります。12社を超えるファウンドリやIDMに対応したSRAM、レジスタ・ファイル、ROMは、複数世代のノードや異なるプロセスで利用可能であり、何千ものデザインや何百万枚ものウェハの製造により半導体製品の成功に貢献してきました。
このウェビナーでは、スタンダード・セルとIOを含むFoundation IPスイートの一つとして、以下、シルバコのエンベデッド・メモリ製品をご紹介します。
- SRAM、レジスタファイル、ROM用のシルバコのメモリ技術
- 高密度・低消費電力を実現する独自のアーキテクチャの概要
- シルバコのエンベデッド・メモリの様々な用途への応用
プレゼンタ
Eitan Zmora, Memory Architect, Silvaco
Eitan Zmoraはメモリ・アーキテクトであり、シルバコ以前のDolphin Designから同職を担当しています。彼はRheaシングルポートSRAM、Aura 1ポートレジスタファイル、ErisデュアルポートSRAM、Era 2ポートレジスタファイルを含む複数のエンベデッド・メモリ・アーキテクチャの設計者です。チップ設計エンジニアおよびテクニカル マネージャとして、VLSI回路設計およびFoundation IP開発において25年以上の経験を有しています。
対象:
ICアーキテクト、マネージャ、回路設計者
[日本時間]
開催日: 2021年2月24日
配信: オンライン
開催時間: 3:00-3:30 JST
言語: 英語