• Single & Dual Port SRAM Compilers

シングルおよびデュアル・ポートSRAMコンパイラ

コンパイラの概要

シルバコは、コンパイルされたメモリの設計において25年にわたる経験を有しています。その技術はシリコン・プルーブンで、何千ものデザイン、何百万ものウェハーで実績があります。

  • SRAM（シングルおよびデュアル・ポート）、レジスタ・ファイル（1ポートおよび2ポート）、ROM向けコンパイラ
  • 12のファウンドリおよびIDMにて導入
  • 22nmまでのプロセスで使用可能

SRAMコンパイラの特徴

  • 低消費電力、汎用、高性能アプリケーションに最適化
  • 複数の電源モードとオプションによる効率的な電源管理
  • 複数のしきい値電圧（Vt）オプションと動作モードによる高性能化
  • 高い歩留まり
    • グローバルおよびローカルばらつきに強い設計について検証済み
    • ECCビット、ワード・サイズ、アドレスの柔軟性により冗長性を確保
  • 180nm、152nm、130nm、110nm、90nm、85nm、65nm、55nm、40nm、28nm、22nmの各テクノロジで利用可能
  • 対象となるCMOSプロセスのバリエーションには、ファンドリが提供する高電圧、BCD、およびeFlashのCMOSプロセスのG、LP、SOI、およびSRAMが含まれます
  • 他のノードやプロセスへのポーティングが容易

SRAMアーキテクチャ

  • 主に、低消費電力動作に特化した設計
  • 高密度オプションにより、業界トップクラスの面積と密度を実現
  • 55nm、40nm以下にて、ナップ、リテンション、ナップ+リテンションの複数の低消費電力・モード
  • 組み込みスイッチに対応
  • 以下に対応
    • 単一電源
    • ペリフェラルとコアに対して複数の電源レール
  • 書き込みマスクのオプション設定
  • BIST/R (Built in Self Test and Repair)オプションをサポート
FeatureBenefit
High densityIndustry leading area
Partitioned arrayExtended battery life
Several operating modesUp to 50% lower power consumption
Data retention modeReduce leakage current
BIST (optional)Increase reliability and yield

SRAM低消費電力動作モード

シルバコのSRAM コンパイラには、リーク電流とウェイクアップ時間が異なるさまざまな低消費電力動作モードがあります。

ModeDescriptionLeakage*
Active

Core: On @ Vdd
Periphery: On @ Vdd

·       Read or write

·       Core and Periphery powered and operational.

·       Dynamic power and small Leakage power consumption

—
Standby

Core: On @ Vdd
Periphery: On @ Vdd

·       No read or write.

·       Core and Periphery powered but not operational

·       Small Leakage power but no Dynamic power consumption

·       Quick Wake Up time

1.00 x
Nap*

Core: On @ Vdd
Periphery: OFF

·       Source Biasing turned on

·       Intermediate low power state

·       Low leakage power consumption

·       Quick Wake Up time (1 clock cycle), but a bit slower than Standby Wake Up time

0.69 x
Retention*

Core: On @ < Vdd
Periphery: OFF

·       Periphery power turned off

·       Core at minimum voltage to retain data

·       Lower Leakage power consumption than Nap

·       Slow Wake Up time depends on powering up periphery switches and other circuits

0.54 x
Retention + Nap*

Core: On @ Vdd
Periphery: OFF

·       Source Biasing turned on

·       Core maintained at nominal voltage

·       Lower Leakage power consumption than Retention

·       Slow Wake up time depends on powering up periphery switches and other circuits

0.28 x
Shutdown (Data Content Lost)

Core: OFF
Periphery: OFF

·       Core and Periphery switched off

·       Lowest Leakage power consumption

·       Slowest Wake Up time

—

*55nm以下のノードでは、アドバンスト・パワー・モードが利用可能です。

メモリ・コンフィギュレーション

シルバコのSRAMコンパイラは、さまざまな電源コンフィギュレーションをサポートしています。 また、広範囲なマルチプレクサとワード幅のコンフィギュレーションをサポートしています。


シルバコのSRAM コンパイラは、低消費電力動作をより細かく制御するための組み込みスイッチもサポートしています。