

포스트 레이아웃 회로 시뮬레이션을 위한 Guardian LPE의 선택적 RC 추출 방법

소개

형상이 작아지고 설계가 복잡해지면서 칩 기능은 향상되었지만, 소자 수준에서 모델링의 예측은 어려워졌습니다. 예를 들어, 트랜지스터의 동작을 정확하게 모델링하기 위한 파라미터의 수가 단순한 길이와 너비 외에 크게 늘어났습니다. 실바코의 Guardian LPE는 나노미터 설계에 필수적인 소스 및 드레인 속성, 웰 근접성 및 STI 응력 효과 파라미터를 추출합니다. 인터커넥트 기생은 전체 칩에 장애를 일으킬 수 있으므로, 수율을 보장하기 위해 포스트 레이아웃 시뮬레이션 및 분석에서 정확하게 고려해야 합니다. Hipex RC는 Guardian LPE와 결합하여, 인터커넥트 기생 저항 및 캐패시턴스를 추출합니다.

추출된 RC 요소의 수는 일반적으로 매우 많습니다. Hipex RC의 다양한 축소 알고리즘은 이를 상당히 줄일 수 있지만, SPICE 시뮬레이터로 모든 RC 요소와 함께 전체 칩 설계를 시뮬레이션하기에는 여전히 어려울 수 있습니다. RC 기생 요소의 수를 줄이는 실용적인 방법은 기생의 영향이 중요한 부분을 식별하여, 이에 대해서만 RC를 추출하는 것입니다. 신중하게 선택하면, 합리적인 시간 내에 SPICE 시뮬레이션을 완료할 수 있도록 RC 갯수를 적게 유지할 수 있습니다. 본 애플리케이션 노트에서 두 가지 선택적 RC 추출 방법인 주요 셀 추출과 주요 넷 기생 추출에 대해 설명합니다.

I. 설계 및 설정의 요구 사항

회로의 LVS 유효성 검사 후 특정한 포스트 RC 시뮬레이션을 수행하려면, 설계 프로세스의 시작부터 끝까지 몇 가지 규칙을 준수해야 합니다. 이러한 규칙은 특히 회로 레이아웃 설명 (Expert 레이아웃 에디터로 설계)과 회로 스키매틱 설명 (Gateway 스키매틱 에디터로 작성) 사이의 일관성과 관련이 있습니다. 일관성이 있으면 LPE 추출에서 얻는 특정 RC 요소를 스키매틱에 포함하여, 회로의 정확한 포스트 RC 시뮬레이션을 보다 쉽게 수행할 수 있습니다.




그림 1. 백 애노테이션 활성화

셀 정의:

이것은 회로의 스키매틱 뷰와 레이아웃 뷰 사이의 일관성에서 첫 번째로 중요한 사항입니다. 가능한 한, 스키매틱과 레이아웃의 계층 구조 사이가 일치해야 합니다. 이는 스키매틱의 각 서브 회로가 레이아웃에 있는 셀을 나타내야 한다는 것을 의미합니다. 또한 이 규칙은 "Netlist Driven Layout" 기능 및 LVS 검증에 유용합니다.

백 애노테이션 활성화:

일반적으로, 레이아웃에 있는 노드의 이름은 스키매틱에 있는 해당 노드의 이름과 일치하는 것이 좋습니다. 이 규칙을 따를 수 없는 경우, Guardian LPE의 백 애노테이션 기능을 사용하십시오.

이런 식으로, Guardian LPE에서 생성된 넷리스트는 노드 이름과 관련된 스키매틱의 넷리스트와 완전한 일관성을 갖습니다. 백 애노테이션 기능은 Guardian LPE 설정 창의 "Netlisting" 패널에서 활성화할 수 있습니다 (메뉴 : Expert 레이아웃 에디터 GUI 또는 Guardian LPE GUI의 "Verification >> Extraction > Setup").

그림 1에서 백 애노테이션은 스키매틱 넷리스트 "mux_num_lvs.net"을 참조하여 활성화됩니다. 이 넷리스트의 모든 노드 이름은 레이아웃에서 추출된 넷리스트의 해당 노드에 자동으로 전파됩니다.

셀 포트 정의:

셀 포트는 셀의 입출력 (I/O)을 정의하는 레이아웃 객체입니다. 결과적으로 LPE 툴로 생성한 넷리스트에서 서브 회로 (".SUBCKT" 항목)의 I/O에 직접적인 영향을 미칩니다. 포스트 RC 시뮬레이션을 성공적으로 실행하려면 다음과 같은 사항이 필요합니다:

- 포트는 레이아웃에서 라벨 (즉, 텍스트 개체)로 정의하는 것을 추천합니다. 포트 이름은 스키매틱의 기호 I/O와 일치합니다.
- 라벨은 일부 포트를 자동으로 생성하도록 설정한 레이어로 설계해야 합니다. Guardian LPE의 "Layer Connection Setup" 창에서 "Setup >> Technology >> Layer Connection Setup"을 선택합니다. 그림 2에 표시된 옵션을 활성화합니다. 이를 설정하면, 레이어 "Met1_Text"로 작성된 모든 라벨이 포트를 생성합니다.
- 셀에서 적절한 RC 분포를 얻으려면, 설계 계층에서 다른 셀에 넷이 연결되는 위치에 포트 라벨을 배치해야 합니다.




그림 2. 포트 생성 설정

이러한 포트는 셀과 추출된 넷리스트에서 해당 셀을 나타내는 서브 회로의 물리적, 전기적 경계를 나타냅니다.

글로벌 노드:

이것은 레이아웃에서 추출한 넷리스트와 스키매틱 설명 사이에 일반적으로 존재하는 중요한 차이점입니다. 대부분의 경우, 스키매틱은 계층 전반에 걸쳐 암시적 노드 연결을 많이 포함합니다. 레이아웃은 다릅니다. 단지 물리적 연결만 필요합니다.

이러한 노드는 Guardian LPE가 레이아웃에서 추출한 넷리스트의 서브 회로 포트가 되지만, 스키매틱 설명에는 존재하지 않습니다. 추출된 셀의 넷리스트에 있는 포트 목록에서 사용자가 제거해야 합니다. 이러한 노드에서 발견되는 기생 요소는 포스트 RC 시뮬레이션에서 고려합니다.

II. 선택적 RC 추출

앞서 언급했듯이, 레이아웃에서 RC 요소에 민감한 부분을 파악하는 것이 편리합니다. 여기서 두 종류의 선택적 기생 추출 방법을 사용할 수 있습니다.

"셀에 의한" 선택적 기생 추출:

주요 RC 요소가 포함된 레이아웃의 셀을 인식하는 경우, 사용자의 선택에 따라 Guardian LPE의 Hipex RC 엔진으로 해당 셀만 추출할 수 있습니다.

주의: 각각의 주요 셀을 최상위 셀로 추출하는 것이 매우 중요합니다. 이런 방식으로, 셀의 모든 RC 기생 요소들이 넷리스트에 포함됩니다. Guardian LPE 설정의 "Layout" 패널에서 원하는 셀을 최상위 셀로 선택하고, 각 셀에 대해 기생 추출을 실행하여 결과를 얻을 수 있습니다.

RC 기생 추출을 실행하려면, Expert 레이아웃 에디터 또는 Guardian LPE의 "Verification >> Extraction >> Hipex RC >> Run" 메뉴를 사용합니다.

모든 설계 요구사항을 준수하면, Gateway 스키매틱 넷리스트에 이러한 파일을 포함할 수 있습니다. 결과적으로, 이 넷리스트는 시뮬레이션 데크 (stimuli, 분석, 모델 카드)와 나머지 회로 설명을 포함합니다. SmartSpice로 포스트 RC 시뮬레이션에 즉시 활용할 수 있는 넷리스트를 얻을 수 있습니다.

그림 3에서, 위에서 설명한 설계 요구 조건에 따라 특정 셀 "NAND2"를 전체 프로젝트에서 추출하였습니다. 이 넷리스트는 모든 물리 소자와 Guardian LPE에서 추출한 RC 기생 요소를 포함합니다. 이 넷리스트는 이 넷리스트의 "NAND2" 서브회로를 대체하여 스키매틱 넷리스트에 포함될 수 있습니다. 이러한 방식으로, 이 넷리스트의 SPICE 시뮬레이션은 "NAND2" 셀의 기생 요소를 고려합니다.




그림 3. Guardian LPE (RC 요소 포함)로 얻은 셀의 넷리스트

주의:

- 스키매틱 넷리스트의 서브회로 호출과 Guardian LPE 넷리스트 서브 회로 사이에서 핀 순서를 일관성 있게 처리하는 것이 중요합니다.
- 넷리스트를 직접 사용하기 위한 옵션은 "Comment .MODEL statement" 옵션입니다. Guardian LPE 설정 창의 "Netlisting" 패널에서 활성화할 수 있습니다.

레이아웃의 다양한 영역에 대해 포스트 RC 시뮬레이션을 하려는 경우, "셀에 의한" 선택적 RC 추출 방법이 유용할 수 있습니다.

"넷 집합에 의한" 선택적 기생 추출:

레이아웃의 주요 넷을 알고 있는 경우, Guardian LPE의 전용 기능을 사용하여 이러한 넷에 있는 RC 요소만 직접 추출할 수 있습니다. 이 기능은 Guardian LPE 설정 창의 "Parasitic Extraction" 패널에서 활성화할 수 있습니다.

추출할 넷 목록을 정의하거나, 기생 넷리스트 추출 중에 무시해도 되는 넷의 목록을 만들 수 있습니다.

예를 들어, 그림 4의 Guardian LPE 구성에서 넷의 집합 "nets_to_extract"를 정의합니다. 이는 넷 "IN", "OUT", "CLK"을 포함합니다. "selected net" 상자를 선택합니다: 이 3개의 넷만 기생 추출과 관련이 있음을 의미합니다.




그림 4. Guardian LPE에서 선택적 넷 추출 설정

"넷 집합에 의한" 선택적 RC 추출 방법은 위에서 설명한 모든 설계 요건을 반드시 준수할 필요가 없습니다. 이는 "셀에 의한" 선택적 추출 방법에 대한 편리한 대안이 될 수 있습니다. 선택한 넷이 설계에서 넷의 합보다 훨씬 적은 경우, 선택적 넷 추출 방법을 쓰면 전체 RC 추출보다 실행 시간 및 메모리 소비에서 유리합니다.

결론

Hipex RC와 Guardian LPE를 통해 나노미터의 영향과 RC 기생을 정확하고 효율적으로 포착하여, 정확한 포스트 SPICE 시뮬레이션을 실행할 수 있습니다. 본 애플리케이션 노트에 설명한 두 가지 선택적 RC 추출 방법을 사용하여, 민감한 회로와 넷에 대해 모델링 파라미터와 인터커넥트 기생을 정확하게 추출할 수 있으며, 전체 SPICE 시뮬레이션으로 포스트 레이아웃 검증에 대한 신뢰도를 높일 수 있습니다.