Sipex Substrate Parasitics Modeling
mmW 및 5G 애플리케이션을 위한 RF 프론트 엔드 모듈(FEM) – 저잡음 증폭기(LNA), 전력 증폭기 (PA), RF 스위치 – 개발은 기판의 영향으로 시뮬레이션과 실리콘 측정값 사이의 상관관계가 일정하지 않으므로, 반복적인 작업으로 이어질 수 있습니다. Sipex는 시뮬레이션 시간에 미치는 영향을 최소화하면서 이러한 효과를 정확하고 쉽게 모델링하여, 기생성분을 추출할 수 있습니다.
Sipex는 삽입 손실을 최소화하고 전력 효율과 배터리 수명을 최대화하여, RF 설계의 선형성을 개선합니다. Sipex는 기판의 기생성분을 정확하게 추출하여, 이전에는 예측할 수 없던 새로운 레이아웃 구조를 연구할 수 있습니다.
실바코는 RF PDK와 함께 최고의 실리콘 파운드리와 제휴하여, 실리콘 기판의 기생 추출 기능에 실리콘으로 입증된 정확도를 더한 솔루션을 제공합니다. RF IC 설계자는 Sipex 기판 기생 추출 툴을 채택하여, 단 1~2일 만에 실제 설계에 적용할 수 있습니다.
장점:
- 수백 개의 트랜지스터와 수백 MB의 기생 성분이 있는 SP9T 스위치의 전체 칩 추출을 30분 안에 완료
- 실리콘 측정 3dB 이내에 2차 및 3차 고조파 시뮬레이션 결과
- 새로운 레이아웃 구조의 기생성분을 정확하게 추출하여 RF 회로 면적을 25% 축소
- 2차 고조파 왜곡에서 15dB 게인 이하
DP6T RF 스위치 예
Sipex는 개별 트랜지스터와 전체 칩의 동작을 최적화합니다. 위의 DP6T 예에서, Thru 또는 Shunt 트랜지스터의 레이아웃과 형태를 원하는 Ron, Coff 및 선형성에 맞게 조정합니다. 그 후, 전체 스위치에 대해 인터커넥트 및 소자로부터 실리콘 기판에 이르는 커플링 효과를 분석하여, 필요한 전체 칩의 동작을 검증합니다. SiPEX의 최신 추출 기법은 빠르고 쉽게 작업을 실행합니다. Sipex는 아래 그림과 같이 실리콘에서만 볼 수 있었던 기판 기생의 영향을 시뮬레이션합니다.
실리콘의 정확한 결과를 보여주는 SP6T 스위치의 전체 칩 시뮬레이션
아날로그 커스텀 디자인 자료
동영상
뉴스
고객의 평가
Kunihisa Ishii
More customers will be able to use our six-inch silicon foundry with our new 0.35 µm CMOS PDK for Silvaco custom design tools. With our partnership with Silvaco, who have a lot of experience in analog custom design solutions, we will reduce total development costs for our customers and extend our flexible foundry services.
Pioneer Micro Technology
Process Engineer Section Manager
실바코 플로우를 활용한 FPD 및 검출기의 픽셀 어레이 설계 및 시뮬레이션
SmartSpice Flex Modeling에 의한 화면 잔상 문제 제거
핀의 형상에 제한이 없는 CAAC-IGZO 멀티 게이트 FET의 SPICE모델 개발
독자적인 SmartSpice 4단자 TFT 모델로 TFT 기반 평면 패널 디자인을 개선
Utmost IV를 활용하여 소자 모델링 및 특성을 최적화