TSMC, 16nm FinFET Plus 공정에서 실바코의 InVar 게이트 레벨 EM/IR 분석 인증

미국 캘리포니아주 산타 클라라 (2015-9-10)

실바코는 TSMC가 16 나노미터(nm)의 FinFET Plus(16FF+) 디자인 규칙 설명서(DRM) 및 SPICE 모델 버전 1.0(v1.0)의 실바코 InVar 일렉트로마이그레이션(EM)/전압 드롭(IR) 분석 툴을 인증했다고 발표했습니다. 실바코의 전력 무결성 사인 오프 툴 “InVar Power”와 “EM/IR”은 디지털 게이트 설계 초기의 파워 분석부터 로그 오프까지 완벽한 솔루션을 제공합니다.

실바코의 InVar 툴로 인증 된 16FF+TSMC 인증 프로그램은 다음을 포함합니다:

  • 16FF+DRM v1.0의 정확한 분석
  • 16FF + DRM v1.0의 모든 신뢰성 규칙을 완벽하게 지원
  • iRCX in 16FF+ 지원
  • 정확한 Td 모델링을 요하는 복잡한 Ipeak 규칙
  • DRM로 정의 된 모든 전력망 규칙 지원
  • 전원 및 신호망 양쪽에 대한 완전한 규칙 검증 지원

“TSMC의 16FF + 프로세스는 반도체 수요를 촉진하는 모바일 클라우드 인프라, IoT 등 다양한 용도를 위한 주요 기술 기반입니다”라고 실바코의 CEO, David L. Dutton씨는 이야기합니다. “실바코의 InVar 툴은 FinFET 노드에 필요한 포괄적인 게이트 레벨 전력 무결성 사인 오프 기능을 제공합니다. 우리는 게이트 레벨 EM/IR 분석에 대한 TSMC의 엄격한 인증 프로그램을 통과하고 실리콘의 퍼스트 패스의 성공으로 고객의 자신감을 높일 수 있게 되어 매우 기쁘게 생각합니다. 당사는 고급 처리 기술의 새로운 검증 솔루션 제공에 대한 협력을 통해 TSMC와의 관계가 구축될 것으로 기대하고 있습니다.”

“TSMC와 실바코는 고객이 확신을 가지고 게이트 레벨에서 EM 또는 IR 드롭 분석을 수행할 수 있도록 협력하고 있습니다”라고 TSMC의 설계 인프라 마케팅 부문 책임자인, Suk Lee씨는 이야기합니다. “이번 16FF+의 성공적인 인증은 양사간의 관계에서 중요한 시점이 되고, 첨단 공정 노드에 대한 협력을 확대하기를 기대하고 있습니다.

실바코

실바코는 TCAD, 회로 시뮬레이션 및 IC CAD 소프트웨어 툴을 제공하는 선도 기업입니다. 실바코의 툴은 반도체 공정을 개발하는 팹과 아날로그/믹스드 시그널/RF 집적 회로를 개발하는 디자인 하우스에서 사용합니다. 실바코는 서드-파티의 설계 플랫폼에 대한 인터페이스와 함께 완벽한 PDK 기반 설계 플로우를 제공합니다. 실바코는 전세계 주요 지역에 사업 거점을 두고 있습니다.

보도자료/미디어 담당:
press@silvaco.com