1.0Silvacohttps://silvaco.com/ja/Jamal Smithhttps://silvaco.com/ja/author/jamal-smith/rich600338<blockquote class="wp-embedded-content" data-secret="18GxxYSjaw"><a href="https://silvaco.com/ja/%e3%83%ad%e3%82%b8%e3%83%83%e3%82%af%e3%81%a8%e3%83%a1%e3%83%a2%e3%83%aa/">ロジックとメモリ</a></blockquote><iframe sandbox="allow-scripts" security="restricted" src="https://silvaco.com/ja/%e3%83%ad%e3%82%b8%e3%83%83%e3%82%af%e3%81%a8%e3%83%a1%e3%83%a2%e3%83%aa/embed/#?secret=18GxxYSjaw" width="600" height="338" title="“ロジックとメモリ” — Silvaco" data-secret="18GxxYSjaw" frameborder="0" marginwidth="0" marginheight="0" scrolling="no" class="wp-embedded-content"></iframe><script> /*! This file is auto-generated */ !function(d,l){"use strict";l.querySelector&&d.addEventListener&&"undefined"!=typeof URL&&(d.wp=d.wp||{},d.wp.receiveEmbedMessage||(d.wp.receiveEmbedMessage=function(e){var t=e.data;if((t||t.secret||t.message||t.value)&&!/[^a-zA-Z0-9]/.test(t.secret)){for(var s,r,n,a=l.querySelectorAll('iframe[data-secret="'+t.secret+'"]'),o=l.querySelectorAll('blockquote[data-secret="'+t.secret+'"]'),c=new RegExp("^https?:$","i"),i=0;i<o.length;i++)o[i].style.display="none";for(i=0;i<a.length;i++)s=a[i],e.source===s.contentWindow&&(s.removeAttribute("style"),"height"===t.message?(1e3<(r=parseInt(t.value,10))?r=1e3:~~r<200&&(r=200),s.height=r):"link"===t.message&&(r=new URL(s.getAttribute("src")),n=new URL(t.value),c.test(n.protocol))&&n.host===r.host&&l.activeElement===s&&(d.top.location.href=t.value))}},d.addEventListener("message",d.wp.receiveEmbedMessage,!1),l.addEventListener("DOMContentLoaded",function(){for(var e,t,s=l.querySelectorAll("iframe.wp-embedded-content"),r=0;r<s.length;r++)(t=(e=s[r]).getAttribute("data-secret"))||(t=Math.random().toString(36).substring(2,12),e.src+="#?secret="+t,e.setAttribute("data-secret",t)),e.contentWindow.postMessage({message:"ready",secret:t},"*")},!1)))}(window,document); //# sourceURL=https://silvaco.com/wp-includes/js/wp-embed.min.js </script> ホーム > ソリューション > ロジックとメモリ ロジック・メモリ半導体ソリューション：先進CMOSとメモリのためのTCADと設計 メモリ半導体の開発では、シリコンで初めて見つかる不具合への対応は大きな負担となります。Silvacoなら、ウェーハを投入する前に3D構造をモデル化し、メモリ全体の歩留まりを検証できます。 評価を申し込む ドキュメントを見る シグマで評価する歩留まり要件を伴う3Dの課題 先進CMOSやメモリの開発では、プロセスを確定してからデバイスを設計することはできません。FinFET、GAAナノシート、3D NANDスタックは3D構造であり、各エッチングと成膜工程が電気的な挙動を決定します。2Dで簡略化すると、新しいノードの成否を左右する効果そのものが失われます。 もう1つの課題はばらつきです。アレイ内の各ビットセルは同じセルの複製であるため、10億分の1の故障率でも歩留まり低下につながります。1つのセルや一部分をシミュレーションして外挿するだけでは、推測にとどまります。同じ問題がはるかに高いコストでシリコンに現れる前に、メモリ全体を把握する必要があります。 フローにおけるSilvacoの役割 3D構造から始め、メモリ全体の歩留まりまで評価します。課題が単一デバイスの範囲を超える場合、FTCOがファブレベルに展開します。 入力 プロセスとビットセル レシピ、3D構造、セル設計 01 Victory Process プロセスレシピをFinFET、GAA、メモリスタックの3D構造に変換 02 Victory Device RRAMのスイッチングを含め、各構造の電気的挙動をシミュレーション 03 VarMan ビットセルのまれな故障を検出 04 VarMan XMA メモリ全体の歩留まりを推定 05 SmartSpice Pro フルSPICEでは扱えないSRAMアレイに対応 06 回路シミュレーション SmartDRC/LVS ファウンドリのルールデッキに照らしてメモリレイアウトを検証 引き継ぎ FTCO 単一デバイスでは答えられないファブレベルの課題に対応 対応するメモリ半導体およびロジック技術 セル単位からアレイ全体まで、Silvacoがモデル化する対象。 メモリ DRAM、3D NAND、フラッシュ、HBMに加え、抵抗変化型RAM（RRAM）などの新しいメモリ。 Victory Processのエッチングモデルは深孔を形成し、実際のエッチングで生じるボーイングやねじれを再現します。Victory DeviceのReRAMモデルは、セル内のスイッチングの物理現象を捉えます。 ロジック プレーナ型および先進CMOS、FinFET、ゲートオールアラウンド型ナノシートFET（GAAFET）。 幾何学的エッチングモデルでフィンの形状を生成し、Victory […]https://silvaco.com/wp-content/uploads/2026/10/A-3D-Problem-With-A-Yield-Budget-Counted-In-Sigma-1030x691.webp