• Sipex

Sipex 基板寄生素子抽出

LNA(低ノイズアンプ)、PA(パワーアンプ)、RFスイッチなどのRF FEM(フロントエンド・モジュール)、およびミリ波、5Gアプリケーションの開発は、基板ノイズによる影響を原因とするシミュレーションと実測の間の低いコリレーションのため、多くの試作の繰り返しになりがちです。RFIC設計者は、Sipexによる基板寄生素子抽出により、シミュレーション時間へのインパクトを最小に抑えつつ、正確かつ簡単に、これらの影響をモデル化することができます。

Sipexのユーザは、挿入損失を最小限に抑え、電力効率とバッテリ寿命を最大化しながら、RFデザインの線形性を改善することができます。 Sipexは基板の寄生素子を正確に抽出するため、その影響が見えないことによりこれまで予測できなかった新しいレイアウト構造を、設計者は自由に検討することができます。

シルバコは、RF PDKを持つ最先端のシリコン・ファウンドリと提携し、シリコン・プルーブンな精度で、シリコン基板寄生抽出を含むシームレスなソリューションを提供しています。 これはつまり、Sipex基板寄生素子抽出がRF IC設計者に採用され、それが実際の設計に適用されるまでには、わずか1日か2日であることを意味します。

Sipexのユーザには次のようなメリットがあります。

  • 数百のトランジスタと数百MBの寄生素子を持つSP9Tスイッチのフルチップ・シミュレーションを30分で完了
  • 2次および3次高調波のシミュレーション結果は、測定値から3dB以内
  • 斬新なレイアウト構造を正確にモデリングすることで、RF回路の面積を25%削減
  • 2次高調波歪みを15dB以上改善

DP6T RFスイッチの例

Sipexでは、個々のトランジスタやフルチップ動作の最適化を可能にします。上のDP6Tの例では、スルー/シャント・トランジスタのレイアウトと形状を調整して、必要なRon、Coff、線形性を実現しています。その後、フルチップ動作の検証を行うため、スイッチ全体に対して、配線やデバイスとシリコン基板との間のカップリング効果の解析が行われます。 Sipexの先進の抽出手法により、この作業は迅速かつ容易に行われます。Sipexは、下図のように、これまでシリコンでしか見られなかった寄生素子の影響をシミュレーションで確認することが可能になります。

SP6Tスイッチにおける測定値に近い精度のフルチップ・シミュレーション

関連資料

アナログシミュレーション
アナログカスタム設計・解析
SmartSpiceGateway
モデルの生成
Guardian DRC
Utmost IVGuardian LVS
寄生素子の抽出
Expert
Hipex
Gateway – スマティック・キャプチャJivaro– 寄生リダクションによる高速シミュレーション
Expert – レイアウト・エディタViso – デザインの解析と探査
Guardian –DRC/LVS/NET 物理検証ツールBelledonne – 抽出されたネットリストの比較
SmartSpice – アナログ回路シミュレータVarMan – ばらつき考慮設計に向けたソリューション
SmartView – 波形ビューワおよびシミュレーション解析環境VarMan XMA Option – エクストリーム・メモリ・アナリシス
SmartSpice RadHard – 放射線効果シミュレーションVarMan for Libraries – ライブラリの統計的機能検証
SmartSpice Pro– FastSPICE回路シミュレータUtmost IV– デバイス特性の解析とSPICEモデリング
Hipex – フルチップ寄生素子抽出ツールUtmost IV Quick-Start– モデル抽出と最適化テンプレート
SiCure – IR , EM and Thermal Integrity SolutionTechModeler – 新しいテクノロジに向けたデバイス・モデリング

FPD回路設計者のためのSPICE活用技術


関連動画

ニュース

ブログ

Customer Interview: Why I Rely on SmartSpice

お客様の声

石井邦尚氏
 今回、アナログ・カスタム・デザイン・ソリューションに多くの実績を持つシルバコPDKにて、0.35umCMOS用PDKを新たに提供することで、より多くのお客様に当社の6インチシリコンファウンダリを活用して頂けるようになりました。シルバコとのパートナーシップによりトータルでお客様の開発費を抑え、柔軟なファウンダリサービスを展開していきます。