スタンダード・セル・ライブラリIP
スタンダード・セル・ライブラリ
シルバコのスタンダード・セル・ライブラリは、電力、面積、速度、配線、歩留まりを最適化した多数の高度に最適化されたセルを提供します。これらのライブラリは、電力削減を次のレベルに引き上げるパワー・マネージメント・キットや、設計の後期段階での変更を可能にするECOキットで拡張することができます。
低電圧スタンダード・セル・ライブラリ
シルバコのTSMC N3Pプロセス用低電圧スタンダード・セル・ライブラリは、高性能SoC設計の電力効率を飛躍的に向上させます。公称動作電圧0.75 Vと低電圧動作0.45 Vを組み合わせたシルバコのN3Pスタンダード・セル・ライブラリは、設計者があらゆる設計の電力効率を最も柔軟に管理できます。
提供可能なプロセスノード
| 3nm | 4nm | 6nm | 28nm | 40nm | 55nm | 65nm | 110nm |
| ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ | ✓ |
スタンダードセルライブラリーの特長と用途
| 特長 | 用途 |
| Power Management Kits (PMKs) | Enables enhanced performance and power control |
| Engineering Change Order (ECO) Kits | Reduce re-spin and mask costs |
| Multi-Vt cells | Optimize power across your design |
| Multiple track heights | Optimize speed and area of your design |
| Complex function cells including building blocks for ALUs and multipliers | Higher performance, improved power consumption and reduced area |
| Multi-bit flops | Efficient area utilization and power savings |
| Fine grain drive strengths | Optimum drive choice for best power, performance, area |
| Custom Corners | Custom characterization corners such as low voltage operation |
シルバコの各スタンダード・セル・ライブラリには、豊富なベース・スタンダード・セル・セットに加え、多くの種類のセル・バリエーションが用意されており、低消費電力、最小面積、高速などのアプリケーションに対応できます。ライブラリの各セル・ファミリは、トランジスタ・サイズ、P/N比、ドライブ強度の細やかさにより最適化し、消費電力と性能を向上させるよう、慎重にサイズ調整されています。
マルチビット・マルチハイトのスタンダードセルは、ピン数を減らし、スタンダードセル内に多くの機能を詰め込むことで、配線密度をさらに高めます。
また、以下のような特殊ライブラリもサポートしています：
- Rad hard （※輸出規制対象）
- High voltage （Thick Oxide）
IPに関して追加情報が必要な場合や必要なIPが見つからない場合は、お気軽にシルバコまでお問い合わせください。